文 | 硅星聞

剛剛過去的三月底，國產RISC-V迎來破局時刻：知名芯片設計企業(yè)睿思芯科在深圳正式發(fā)布中國首款全自研高性能RISC-V服務器處理器——靈羽處理器。

3月31日，睿思芯科在靈羽處理器發(fā)布會現(xiàn)場舉辦用戶啟航儀式

服務器處理器的性能門檻極高，既在于算力、功耗、接口等維度的極致需求，還在于生態(tài)兼容性、穩(wěn)定性、安全性的嚴苛要求，一向被視為國產處理器研發(fā)領域難以攀登的“珠穆朗瑪峰”。

作為挑戰(zhàn)X86、ARM的第三大指令集架構，由加州大學伯克利分校主導設計的RISC-V以開源、模塊化、可定制為核心特性，擺脫了傳統(tǒng)架構的授權束縛和地緣風險。從最初的AIoT、MCU等輕量級場景到如今的服務器處理器等高性能應用，RISC-V正成為全球計算架構變革中的關鍵變量，而睿思芯科則代表著難以忽視的中國力量。

睿思芯科創(chuàng)始人、董事會主席兼CEO譚章熹博士是RISC-V發(fā)明者David Patterson教授的關門弟子、也是唯一的中國大陸博士生。基于伯克利的先進方法，結合對RISC-V十數年的深入鉆研與實踐，譚章熹博士帶領團隊建立起一套快速迭代微架構、軟硬件一體設計工藝協(xié)同優(yōu)化的完整技術體系。

憑借此次發(fā)布的“靈羽”處理器，睿思芯科真正在國產服務器處理器領域打破了高性能、CPU核心研發(fā)、SoC芯片研發(fā)三者難以兼得的“不可能三角”，首次將一款具備實用能力的高性能、高獨立性國產服務器處理器推向市場。

從伯克利實驗室到深圳，精簡指令集四十年傳承

精簡指令集（RISC）誕生于上世紀80年代，旨在以更簡潔高效的指令架構，提升芯片在面積、功耗受限場景下的執(zhí)行效率。從MIPS、SPARC、PowerPC到ARM，RISC架構推動了計算從工作站、PC走向移動計算與智能終端，成為全球芯片架構演進的重要引擎。

睿思芯科董事會副主席容志誠博士是這一浪潮的親歷者。他在紐約成長，24 歲獲得首項芯片設計專利，隨后在加州大學伯克利分校取得電子工程與計算機博士學位，師從“現(xiàn)代計算機架構之父”、2017 年圖靈獎得主 David Patterson 教授，深度參與了RISC-I與RISC-II兩代架構的演進。

容志誠加入 Sun Microsystems后，創(chuàng)立首個 64 位 UltraSPARC 精簡指令集處理器團隊并擔任首席架構師，并成為 SPARCv9 64 位指令集架構國際標準的起草者之一。他于 1995 年獲得的關鍵芯片專利，是該領域全球首創(chuàng)，顯著提升了處理器高速緩沖存儲器的效率，被廣泛應用于之后多個處理器體系，成為微架構設計中的標志性突破。而后，他出任Sun Microsystems亞洲首席技術官。

容志誠博士，華胥基金創(chuàng)始管理合伙人，睿思芯科董事會副主席

彼時的 Sun 正值巔峰：1982 年成立、1986 年即上市，1993 年進入《財富》500 強，2001 年市值一度超過 2000 億美元，躋身全球頂級科技公司之列。作為最早將 RISC 商業(yè)化的公司，Sun 憑借 SPARC 架構成功占據高性能工作站與服務器市場，其技術路線成為后續(xù)精簡指令集架構的重要參考。

此后，容志誠博士加入英特爾（Intel），擔任英特爾中國首席技術官，并于1998年創(chuàng)立了英特爾中國研發(fā)中心。其后，他先后擔任英特爾企業(yè)處理事業(yè)部首席技術官、英特爾通信產品事業(yè)部首席技術官。

在中美兩地，容志誠博士持續(xù)推動軟硬件系統(tǒng)創(chuàng)新，見證了三代 RISC 架構的產業(yè)更迭，始終站在全球計算產業(yè)前沿，有超過60項專利應用于最前沿的微處理器和計算機制造技術中。

與此同時，在他曾求學與工作的伯克利校園，另一位年輕人也走上了精簡指令集技術之路。

2005 年，譚章熹博士自清華大學畢業(yè)后赴伯克利深造，加入由 Patterson 教授主導的 RISC-V 項目組，成為其關門弟子、也是其唯一研究計算機指令架構的中國大陸博士生。他從項目早期便參與 RISC-V 指令集的設計、標準制定與驗證推廣，是第五代精簡指令集最早一批技術奠基者。

譚章熹博士，睿思芯科創(chuàng)始人、董事會主席、CEO

從伯克利畢業(yè)后，譚博士曾加入Pure Storage公司，是其首位芯片設計工程和關鍵產品FlashBlade的最早主要設計工程師；2017年，他在硅谷創(chuàng)立了自動駕駛芯片公司OURS Technology，并在短時間內成功將公司出售給美國自動駕駛獨角獸Aurora，完成從學術研究到產業(yè)落地的閉環(huán)。

2018 年，他選擇回國創(chuàng)業(yè)，在深圳創(chuàng)辦睿思芯科，專注于RISC-V 芯片產品，并立下目標：“希望每一行處理器代碼都由中國人寫出來。”在他看來，芯片屬于工程科學，必須走出實驗室、走向產業(yè)，才能實現(xiàn)真正的工程迭代與長期突破。

一個是精簡指令集第一代架構的產業(yè)開拓者，一個是第五代 RISC-V 的原生設計者，兩位跨越年代的“Patterson 弟子”匯聚一堂，試圖為中國芯片產業(yè)打造真正意義上的“架構原生、軟硬協(xié)同、自主可控”的計算核心。

這正是睿思芯科與靈羽處理器背后的起點——從伯克利實驗室到深圳高性能服務器，從 SPARC 到 RISC-V，從一個人的技術延續(xù)到一代人的工程體系，精簡指令集的故事，在中國迎來新的轉折點。

打破“不可能三角”，全自研服務器處理器推開自主可控之門

2025年3月底，睿思芯科發(fā)布了中國首款全自研高性能RISC-V服務器處理器——靈羽。兩位師出同門、跨越代際的架構工程師，以RISC為線索，將精簡指令集四十年技術演化貫通，在中國構建起以RISC-V為核心的新一代高性能計算平臺。

據悉，靈羽處理器專為大語言模型等高密度推理場景設計，性能指標已比肩Intel與AMD等主流服務器處理器。

性能及能效比方面，該芯片基于公司自研的CPU IP與NoC（片上網絡）IP，采用32核高性能通用CPU + 8核智算LPU的“一芯雙核”架構，實現(xiàn)了先進亂序執(zhí)行、高速數據通路與Mesh互聯(lián)結構；同時通過軟硬件結合的設計-工藝協(xié)同優(yōu)化，在產品工程、EDA工具鏈、物理設計與晶圓制造流程中實現(xiàn)創(chuàng)新，顯著提升運算中的能效比以及優(yōu)化總體擁有成本（TCO）。

為適配計算密集型場景，靈羽在內存與I/O架構上也做出全面升級：支持DDR5高速內存、PCIe 5.0標準與CXL 2.0協(xié)議，提供高達8路互聯(lián)能力。這使其能夠滿足大模型時代多種新型計算需求，包括20盤以上NVMe全閃存儲服務器、8卡GPU直連、最高320核高密度算力、以及多達6張400Gbps高性能網卡等復雜部署環(huán)境。此外，靈羽還具備企業(yè)級RAS特性，滿足RISC-V服務器標準，內置專用管理核心并支持動態(tài)調節(jié)，保障高負載運行的穩(wěn)定性，滿足企業(yè)級數據中心需求。

這意味著，從架構能力到軟硬協(xié)同，從性能指標到產業(yè)適配，睿思芯科首次實質性打破了國產服務器CPU領域長期存在的“不可能三角”：高性能、CPU核心研發(fā)、SoC芯片研發(fā)難以三者兼得的結構性難題。

此前，中國市場在中低端處理器領域已具備一定的CPU核心及SoC芯片研發(fā)能力，高性能處理器領域也有CPU核心IP成果，但在結合CPU核心及SoC芯片的系統(tǒng)級產品方面仍屬空白。

相比基于外購 IP 拼接構建系統(tǒng)的方式，完整 SoC芯片研發(fā)能實現(xiàn)計算核心、片上互聯(lián)、內存子系統(tǒng)到外設接口的全鏈路深度協(xié)同設計，實現(xiàn)各模塊間的最佳適配，更好地釋放多核架構潛力，有效提升處理器在智算中心等復雜負載下展現(xiàn)出更優(yōu)的系統(tǒng)性能與穩(wěn)定性。這也是實現(xiàn)真正高性能、可持續(xù)迭代能力的必經之路。

這一重要產品，展現(xiàn)了睿思芯科的核心優(yōu)勢：基于CPU核心與NoC 結構的全面自研能力，通過軟硬件一體化設計的協(xié)同優(yōu)化體系，能夠實現(xiàn)真正意義上的高性能、高自主、高完整度。

事實上，靈羽并非睿思芯科首次在高性能RISC-V處理器領域實現(xiàn)技術領先。在發(fā)布靈羽之前，睿思芯科已通過多個差異化CPU核心IP產品持續(xù)積累核心優(yōu)勢，為高性能架構技術基礎。

2022 年中發(fā)布的V7 DSP，是全球首個將向量核引入專業(yè)音頻 DSP 領域的產品，已在國際頭部客戶中集成量產；2022 年底發(fā)布的P600，則是業(yè)內首批商用支持 RVV 1.0 向量擴展的高性能處理器 IP，采用亂序多發(fā)射架構，支持 DDR5、PCIe Gen5 等高帶寬接口，已被用于多個數據中心場景。P600 架構中所采用的亂序執(zhí)行、Mesh NoC、以及 SoC 級的性能調優(yōu)機制，也正是靈羽處理器的重要技術基石。

靈羽處理器

以這些自研 IP 為基礎，睿思芯科在靈羽處理器的研發(fā)過程中進一步實現(xiàn)了多核高并發(fā)架構、系統(tǒng)級優(yōu)化的突破，在高并發(fā)、多任務等關鍵指標上完成產業(yè)級驗證，為全面自研、高能效的高性能服務器處理器提供了強有力的技術支撐。

從睿思芯科的產品路徑中不難看出，在RISC-V的開放體系下，企業(yè)可以真正參與架構演化，更能基于自主技術快速響應新需求，而非像X86或ARM體系那樣只能“買IP、等更新”。這種開放性，為中國芯片產業(yè)打開了一扇真正意義上的“自主可控”之門。

RISC-V驅動，第三代中國芯的破局時刻

睿思芯科能實現(xiàn)這一突破，根源在于伯克利方法論的落地實踐。

20世紀60年代以來，圍繞處理器的中國芯大致經歷了三代探索。第一代中國芯以“跟跑”為主，以手工設計為主，在缺乏EDA工具的年代完成了早期 32 位處理器的工程實現(xiàn)，更多是科研型突破；第二代嘗試“局部并跑”，在 2000 年后逐步引入自動化工具，嘗試構建自有指令集或基于 ARM 等架構開展開發(fā)，但由于軟硬件分離，生態(tài)始終無法真正打通，自主性受到制約。

正因此，第三代中國芯的核心挑戰(zhàn)，是如何真正做到“從架構出發(fā)”的原生能力構建。而譚章熹博士在睿思芯科實踐的，是發(fā)源于伯克利的一整套軟硬件協(xié)同演化的方法論，也是真正意義上的自研范式。

舉例而言，傳統(tǒng)ARM架構授權體系下，企業(yè)雖然可以買到IP，但微架構的方向完全由ARM公司壟斷。即使付出巨大研發(fā)投入，一旦ARM在新版本上更改規(guī)則，生態(tài)就可能斷裂，過去的努力也可能被清零。

而在RISC-V體系下，這樣的局限被徹底打破。中國企業(yè)可以在指令集架構基礎上，自主決定微架構演化方向，同時構建自有軟件棧，掌握真正的設計主權。

這才是所謂“自主可控”的核心——不僅是“是否用了國產IP”，而是“是否掌握了架構演進的主動權”。

具體到研發(fā)效率上，睿思芯科已將微架構迭代、工藝制程的研發(fā)周期相結合，每年推出一款旗艦芯片。在實際項目中，針對不同場景需求，從指令級設計到芯片流片，團隊都能實現(xiàn)快速響應。

這也意味著，睿思芯科不僅能在本次的服務器芯片上實現(xiàn)突破，也有能力在未來其他需求中快速開發(fā)合適的產品。

從某種意義上看，第三代中國芯的破局時刻，不在于一次產品發(fā)布，而在于是否掌握了快速演化、構建生態(tài)、跨越周期的核心能力。

RISC-V不僅是一種技術選擇，更是一種國家層面的戰(zhàn)略路徑選擇。從歐洲、俄羅斯到印度，越來越多的國家已經將RISC-V視為實現(xiàn)技術獨立的基礎設施。2021 年，中國首次在“十四五”規(guī)劃中將“開源”明確寫入發(fā)展戰(zhàn)略，為 RISC-V 在本土的生態(tài)建設、技術突破與人才培養(yǎng)提供政策支撐。中國若能在這輪架構更替中占據先發(fā)優(yōu)勢，將有可能建立起屬于自己的全球影響力。

RISC-V生態(tài)啟航，推動芯片產業(yè)長線發(fā)展

推動芯片產業(yè)發(fā)展，不僅需要技術路線和單點突破，更需要系統(tǒng)性的生態(tài)構建，而睿思芯科已經在高性能領域完成廣泛生態(tài)布局。

生態(tài)建設方面，隨著靈羽處理器的正式落地，睿思芯科也集結了包括聯(lián)想、長城、三諾等在內的眾多頭部OEM與解決方案企業(yè)，共同推動基于RISC-V架構的高性能服務器進入規(guī)模化部署階段。靈羽處理器已適配包括 openKylin、Fedora、Deepin 等國產與國際操作系統(tǒng)，全面支持主流數據庫、機器學習框架、虛擬化平臺和容器化環(huán)境，具備大規(guī)模產業(yè)應用能力。

在關鍵器件方面，睿思芯科與江波龍共同研發(fā)基于靈羽的智能全閃存儲系統(tǒng)，并與星辰天合合作，構建了覆蓋云邊協(xié)同、數據存儲與管理等多層級的系統(tǒng)生態(tài)。至今，靈羽處理器生態(tài)體系已匯聚超50家合作伙伴，涵蓋整機OEM、系統(tǒng)軟件、行業(yè)解決方案、EDA工具鏈等多個核心環(huán)節(jié)。

在這場以RISC-V為代表的全球架構遷移中，睿思芯科不僅是一家技術公司，具備打造擁有核心競爭力的產品能力，也正在成為連接方法論和生態(tài)體系的關鍵紐帶，通過與產業(yè)合作伙伴協(xié)同推進，為中國在 RISC-V 賽道構建起更扎實、具持續(xù)性的技術與生態(tài)基礎。