（本文編譯自Semiconductor Engineering）

EDA供應(yīng)商正在尋求新的方法來提高設(shè)計和驗證工程師的工作效率。這些工程師一方面要在緊迫的上市時間內(nèi)應(yīng)對芯片復(fù)雜度呈指數(shù)級增長的情況，另一方面還要面對工程人才儲備有限的困境。

過去，取得進展的方式往往相對直接，比如改進算法，或者在線性流程中實現(xiàn)計算的并行化。但對于最新一代的前沿芯片而言，情況發(fā)生了很大變化。多芯片集成需要在設(shè)計流程早期階段就進行多物理場分析，而設(shè)計中某一部分的更改可能會對SoC或封裝的其他部分，甚至在實際應(yīng)用場景中產(chǎn)生深遠影響。現(xiàn)在的挑戰(zhàn)是在于，要以一種系統(tǒng)的方式跟上大量相互競爭的設(shè)計元素的發(fā)展步伐，這需要對現(xiàn)有工具和方法進行一系列改進，融入創(chuàng)新的新技術(shù)，而且在很多情況下還需要采用不同的問題解決方式。

西門子EDA定制IC部門副總裁兼總經(jīng)理Amit Gupta表示：“我們有機會提高工具和設(shè)計師的工作效率。我們需要提高實際EDA核心工具的運行時間、覆蓋范圍或速度。然后，我們需要提高設(shè)計師自身的工作效率，尤其是初級設(shè)計師的工作效率。這個行業(yè)需要越來越多的工程師，而且我們需要讓這些工程師快速成長起來。”

對工具的優(yōu)化是一項持續(xù)不斷的工作，首先是將更多任務(wù)轉(zhuǎn)移到設(shè)計流程中。但這還遠遠不夠。

“一種方法是改進核心技術(shù)本身，”Gupta表示，“SPICE 仿真器以及對核心求解器技術(shù)的改進，是我們實現(xiàn)這一目標的一個方面。另一個方面是工具運行所依賴的硬件，例如GPU加速。與傳統(tǒng)CPU相比，使用GPU加速運行時間和實現(xiàn)并行化有哪些機會？在哪些方面是可行的？我們也看到很多客戶正在考慮采用Arm架構(gòu)來縮短運行時間并降低成本。第三個領(lǐng)域是人工智能。我們?nèi)绾尾拍懿粌H應(yīng)用傳統(tǒng)的機器學(xué)習(xí)技術(shù)，還能應(yīng)用強化學(xué)習(xí)技術(shù)、生成式人工智能和基于智能體的人工智能？在這一領(lǐng)域正在進行大量創(chuàng)新，以提高工具的工作效率，將人工智能融入到工具底層，以改善運行時間、覆蓋范圍和用戶體驗。現(xiàn)在，現(xiàn)在，初級設(shè)計師能否使用生成式人工智能，以類似 ChatGPT 的方式說‘這是我正在嘗試完成的任務(wù)’？大語言模型能夠回答諸如“如何更快地獲得結(jié)果？如何進行設(shè)置？之類的問題。然后還有智能體。我們能否擁有能夠通過自然語言界面自動運行工具的智能體呢？”

與AI相關(guān)的改進

人工智能帶來了一整套全新的選擇，但它也伴隨著學(xué)習(xí)曲線。“人們對AI的理解肯定會有所增加，而且在某些情況下，還會部署一些AI算法來加快自動化應(yīng)用程序的工作速度，”Axiomise首席執(zhí)行官Ashish Darbari表示，“在某些情況下，EDA的自動化應(yīng)用程序已經(jīng)存在了一段時間，如在后臺使用形式驗證進行連通性檢查。但隨著AI/ML芯片的出現(xiàn)，連通性檢查的規(guī)模和性能不斷得到提升。就形式驗證工具而言，業(yè)內(nèi)頂尖供應(yīng)商正在投入大量資金來縮短編譯和精簡時間，使SAT求解器更快，并研究可擴展性問題。他們還投資構(gòu)建AI智能體，在驗證過程中實時指導(dǎo)驗證工程師。”

對于EDA領(lǐng)域來說，其中很多都是新事物。“我們已經(jīng)從手動繪制原理圖，到手寫RTL代碼，再到更抽象的方法，例如高級綜合(HLS)和使用UVM進行結(jié)構(gòu)化驗證，”ChipAgents首席執(zhí)行官William Wang表示，“通過提高抽象級別或改進設(shè)計和驗證流程特定階段的自動化程度，每一步都帶來了工作效率的提升。”

但EDA正在接近傳統(tǒng)抽象方法和腳本所能達到的極限。“HLS和UVM在某些領(lǐng)域確實有助于減少工作量，但它們?nèi)匀恍枰詈竦墓ぞ邔I(yè)知識、較長的學(xué)習(xí)曲線，以及耗費大量人力的調(diào)試周期，”Wang說道，“隨著芯片設(shè)計規(guī)模擴展到包含數(shù)十億甚至數(shù)萬億個邏輯門，單靠這些方法已無法應(yīng)對日益增長的復(fù)雜性，尤其是在架構(gòu)變得更加異構(gòu)且設(shè)計周期縮短的情況下。我們創(chuàng)建了一個專為芯片設(shè)計和驗證而打造的AI智能體系統(tǒng)。該技術(shù)并非強迫用戶遵循固定的抽象方法或設(shè)計流程，而是直接集成到設(shè)計流程中，能夠理解設(shè)計意圖、解析復(fù)雜規(guī)格說明、生成和驗證RTL、提出微架構(gòu)建議、綜合斷言，甚至解釋波形異常等。”

這為新工具和方法創(chuàng)造了機會。例如，AI智能體可以疊加在現(xiàn)有的EDA工具之上。“與其替換現(xiàn)有的工具鏈，不如通過智能體來增強工具鏈的功能，這些智能體可以根據(jù)規(guī)格說明生成RTL代碼和測試平臺，解讀波形輸出結(jié)果，調(diào)試回溯信息，并根據(jù)內(nèi)部代碼庫和命名規(guī)范調(diào)整提示內(nèi)容，”Wang表示，“這能夠顯著減少設(shè)計工程師和設(shè)計驗證工程師的迭代時間和手動操作量。因此，就像利用最新的處理器來實現(xiàn)并行仿真一樣，我們也使用現(xiàn)代硬件來加速AI智能體的運行。”

這并不能取代傳統(tǒng)的EDA算法。但它可以幫助簡化工作流程，尤其是在多個智能體相互協(xié)調(diào)且具備情境感知能力的情況下。

Wang表示：“我們已經(jīng)看到，通過盡早識別約束和覆蓋率瓶頸，這項技術(shù)減少了UVM測試環(huán)境中的手動迭代次數(shù)。團隊不再采用傳統(tǒng)的瀑布式流程，而是采用基于智能體的人工智能工作流程來減少迭代。例如，他們可能從一個微架構(gòu)規(guī)劃入手，然后利用這項技術(shù)在實現(xiàn)設(shè)計的同時，以自然語言保持設(shè)計意圖，同步推進設(shè)計和驗證資源的開發(fā)。它還能通過對話式查詢設(shè)計歷史，幫助新團隊成員快速上手。在我們早期的部署中，我們觀察到驗證和調(diào)試工作流程的工作效率提高了10倍，同時新成員入職效率和開發(fā)人員滿意度方面也得到了顯著提升。”

非人工智能改進

然而，人工智能并非唯一的改進源泉。整個工具鏈都在發(fā)生變化，以應(yīng)對日益增長的設(shè)計復(fù)雜性和持續(xù)存在的人才短缺問題。

Axiomise的Darbari表示：“我們構(gòu)建了一款與EDA供應(yīng)商無關(guān)的應(yīng)用程序，用于驗證RISC-V處理器端到端架構(gòu)的正確性。整個解決方案不需要任何仿真向量或測試。相反，它使用形式化證明來確認所有指令的正確性，無論這些指令何時發(fā)出、發(fā)出多少次，也無論它們與其他指令的交錯情況如何。這種非常強大的方法已被用于識別開源領(lǐng)域中先前已驗證的處理器中存在的大量漏洞。”

針對節(jié)省功耗而對芯片設(shè)計進行的面積分析是另一個挑戰(zhàn)生產(chǎn)力極限的領(lǐng)域。“最近，一款名為Footprint的應(yīng)用程序被部署到開源領(lǐng)域的80多個設(shè)計中，包括多個RISC-V處理器、GPU和片上網(wǎng)絡(luò)(NoC)，該程序無需任何測試平臺即可計算整個芯片上的組件利用率，”Darbari表示，“在某些情況下，結(jié)果令人吃驚。我們發(fā)現(xiàn)，許多設(shè)計組件（例如寄存器、陣列、FIFO和計數(shù)器）并未得到充分利用（即部分冗余或完全冗余），但卻在消耗功耗。這些問題無法通過其他任何方式發(fā)現(xiàn)。”

加速一切進程

這里面臨的挑戰(zhàn)之一是，線性流程不再適用于復(fù)雜的設(shè)計，因為它耗時過長。這正是“左移”理念的核心所在，業(yè)界一直在努力推動同時開發(fā)更多設(shè)計部分。問題在于，設(shè)計變得越來越復(fù)雜多樣且相互關(guān)聯(lián)，各個組件之間的依賴關(guān)系和交互如此復(fù)雜，以至于理清所有不同部分并確保開發(fā)流程的順利進行變得愈發(fā)困難。工具、IP、方法學(xué)和流程都在飛速發(fā)展，而對它們進行跟蹤對首次流片成功至關(guān)重要。

新思科技產(chǎn)品管理執(zhí)行總監(jiān)Manmeet Walia表示：“我們的業(yè)務(wù)過去主要受摩爾定律支配，這意味著每18個月就會出現(xiàn)一種新的工藝制程，我們就會將IP升級到新的工藝制程。而現(xiàn)在，它由AI工作負載決定，最終應(yīng)用趨動著標準和工藝節(jié)點的發(fā)展。實際上，一些開發(fā)人員甚至不再關(guān)心工藝節(jié)點。他們需要的是計算能力和I/O帶寬，而我們必須滿足他們的要求。”

前沿技術(shù)開發(fā)的芯片仍在使用基于新工藝節(jié)點開發(fā)的小芯片，但這些小芯片也越來越多地與采用舊工藝技術(shù)開發(fā)的其他小芯片和存儲器封裝在一起。

Walia表示：“2nm現(xiàn)在已經(jīng)進入埃米級節(jié)點，而計算帶寬繼續(xù)隨著工藝制程的發(fā)展而不斷提升，但I/O帶寬則不會擴大。”這意味著我們需要在SerDes技術(shù)、UCIe技術(shù)、內(nèi)存接口、DDR和HBM方面進行大規(guī)模創(chuàng)新，以實現(xiàn)足夠的I/O帶寬，從而跟上計算能力的發(fā)展步伐。對于I/O帶寬，我們需要以前所未有的速度進行創(chuàng)新。即使是標準方面，其規(guī)范制定周期也芯片開發(fā)周期長得多，而且這些規(guī)范的更新速度也越來越快，市場制造商很多時候甚至不關(guān)心這些規(guī)范。許多超大規(guī)模數(shù)據(jù)中心運行商希望超越這些規(guī)范。此外，我們看到技術(shù)正在發(fā)生巨大的變化，不僅是2.5D和3D-IC，還包括現(xiàn)在在埃米級節(jié)點中引入的背面供電等技術(shù)。所有這些都對我們制造信號IP的方式產(chǎn)生影響，因為它們都是I/O技術(shù)。我們與四家不同的晶圓代工廠合作，而客戶現(xiàn)在的要求變得非常復(fù)雜——他們需要更全面的解決方案。它不是 PHY 和控制器。這不再只是一個物理層（PHY）和一個控制器，甚至也不是一個完整的解決方案。這是一個非常全面的解決方案，很可能會作為一個子系統(tǒng)進行封裝，并附有詳盡的封裝指南，以及將其集成到SoC的具體方法。”

所有這些都給EDA和IP提供商帶來了更大的壓力，迫使他們加快創(chuàng)新。

“我們不能靠投入更多人力來完成更多工作，”Walia表示，“我們必須尋找正在興起的現(xiàn)代化基礎(chǔ)設(shè)施，來提高我們的工作效率，這又是一個重大的范式轉(zhuǎn)變。我們必須尋找創(chuàng)新的方法，而當我們進行創(chuàng)新時，就必須在我們的工具中使用人工智能。超大規(guī)模數(shù)據(jù)中心運營商希望領(lǐng)先一代（OGA），因此，由于規(guī)范制定周期非常短，一次成功至關(guān)重要。如果我們不能一次成功，我們就會失去市場機會。”

EDA生產(chǎn)力的未來發(fā)展方向

以線性方式逐步推進設(shè)計工作可以有時間去評估可能出現(xiàn)的相互作用和行為，并解決任何問題。但現(xiàn)在沒人有那么多時間，所以需要同時進行更多的工作，而要在不忽略潛在問題的情況下讓所有工作保持同步，難度極大。

“EDA生產(chǎn)力的未來不僅僅在于高級語言或新的驗證框架，”ChipAgents的Wang表示，“而是能與工程師并肩工作的AI智能體，利用特定領(lǐng)域的智能來指導(dǎo)、增強和加速他們的工作。這不僅僅是將瑣碎的工作自動化，它還能幫助工程師分析問題，揭示相關(guān)背景信息，讓他們能更快速、更自信地在架構(gòu)方面做出權(quán)衡取舍。為了在萬億門級別的芯片設(shè)計中實現(xiàn)真正的可擴展性，EDA行業(yè)需要超越腳本和模板。它需要能夠自主集成來自代碼庫、過去設(shè)計和不斷發(fā)展的規(guī)格說明的上下文的智能系統(tǒng)，并且這些系統(tǒng)能夠?qū)崟r地為架構(gòu)、設(shè)計和調(diào)試做出有意義的貢獻。”

目標是更快地獲得更準確的結(jié)果，但要以一種工程師更容易上手的方式。“這不僅僅是為了加速。加速對消費級AI來說是好事。但當你在做EDA AI時，它必須是可驗證的，”西門子的Gupta表示，“這是為了能夠驗證算法是否產(chǎn)生了正確的結(jié)果。這不僅僅是黑盒可用性。它必須開箱即用，我們不希望設(shè)計師成為AI專家。人工智能技術(shù)也應(yīng)該具有廣泛的適用性且穩(wěn)健可靠。它必須在用戶部署的本地和云基礎(chǔ)設(shè)施的異構(gòu)環(huán)境下工作，并且必須具有強大的準確性。你可不希望AI得出的結(jié)果是不可靠的。”

結(jié)語

在緊迫的市場窗口期內(nèi)，面對更多的排列組合和依賴關(guān)系，同時設(shè)計團隊規(guī)模固定甚至縮小，這給設(shè)計工程團隊帶來了一些艱巨的挑戰(zhàn)。雖然已經(jīng)有了一些應(yīng)對之策，但要跟上所有這些變化，需要采用多種方法，而不只是進行單一的改進。這還需要反思過去的工作方式，思考未來應(yīng)該如何開展工作。所有這些都需要融入到工程師培訓(xùn)中，這樣年輕工程師從一開始就能夠更高效地工作。

芯片設(shè)計過程的各個方面都將發(fā)生巨大變化，整個行業(yè)都將關(guān)注這些變化將帶來的成效。