EETOP

　　百萬芯片工程師專業技術論壇

　　官方微信號

　　在高密度電子封裝領域的一項里程碑式進展中，沖電氣（OKI）電路技術公司推出了一款 124 層的印刷電路板（PCB），這是目前已知的半導體測試應用中最高的商用堆疊層數。這一進步突破了長期以來 108 層的上限，可能預示著人工智能、國防、航空航天以及先進通信技術的基板設計將迎來新時代。

　　124 層 PCB 的橫截面。圖片由 OKI 提供PCB 分層的新高峰

　　從 108 層躍升至 124 層，從紙面上看可能微不足道，但在對精度要求極高的印刷電路板制造領域，這標志著可能性的根本性轉變。信號層數增加了 15%，同時卻沒有增加標準的 7.6 毫米板厚，而這一厚度限制是由晶圓級測試設備現有的外形尺寸約束所決定的。

　　這絕非易事。由于樹脂流動、過孔塌陷以及層間對準方面的挑戰，傳統的印刷電路板設計在遠未達到 100 層時就已達到機械和熱極限。直到現在，要可靠地超過 108 層，往往意味著要接受更厚的電路板或降低可靠性 —— 而沖電氣（OKI）有效地避免了這些妥協。

　　這一解決方案實現了前所未有的信號密度和垂直互連，這對于人工智能加速器中使用的下一代高帶寬存儲器（HBM）的晶圓探測尤為重要。每增加一層，設計師就可以在緊密的空間內布設更多信號，集成額外的接地層，并更好地管理像 PCIe Gen6 和 CXL 3.0 等協議所需的高速差分對。

　　124 層 PCB 的重大意義

　　長期以來，提高 PCB 層數一直受到對準精度、可靠性和熱完整性的限制。OKI 的突破源于一系列改進。該設計的關鍵是使用每層僅 25 μm 的超薄介電材料，具有適合超過 112 GHz 頻率的低損耗特性。這些材料可能是高性能層壓板，如 Megtron 7，可實現嚴格的阻抗控制 （±5%），同時支持對高功率 AI 芯片至關重要的熱傳導。

　　多層 PCB 的布局示例。使用的圖像由 Elecrow 提供 這種 124 層配置可以為 AI 半導體測試打開新的大門，其中堆疊 HBM 模塊的晶圓級檢查需要精確、高速的信號完整性。每個額外的層都會增加布線容量和屏蔽潛力。在 AI 服務器中，OKI 的高層板支持集成接地平面和微孔陣列，最大限度地減少串擾和信號損失，同時改善散熱。這些功能也將使該技術非常適合航空航天和國防應用。這些 PCB 具有對稱疊層和 MIL-STD-883G 在 1,000+ 次熱循環下的可靠性，理論上可以承受極端環境，同時保持電氣完整性。擴展和成本的限制

　　極高的復雜性自然帶來了高昂的成本。每平方米的沖電氣（OKI）124 層印刷電路板的材料成本超過 4800 美元，生產周期長達 16 周，良率徘徊在 65% 左右。這遠低于 108 層電路板通常 85% 的良率。

　　熱循環所引起的機械應力，尤其是在銅與 FR-4 邊界處，超過了 80 兆帕，有時會導致細間距球柵陣列（BGA）封裝中的焊盤凹陷或信號劣化。對中層堆疊層的此類故障進行排查往往需要進行破壞性的橫截面分析，使診斷工作充滿不確定性。

　　與大多數尖端技術一樣，當前的應用局限于小眾的高性能領域，但這些底層創新隨著時間的推移可能會逐漸向下滲透。增材制造技術和人工智能驅動的電子設計自動化（EDA）工具的進步，最終可能會在層數較少或成本較低的情況下實現類似的性能。

　　雖然沖電氣（OKI）的 124 層印刷電路板并未超越電裝公司（Denso）在 2012 年創下的 129 層的世界紀錄，但它的獨特之處在于其實用性，而非單純追求層數極限。通過保持傳統的電路板厚度并確保可制造性，沖電氣（OKI）的成果很可能有助于彌合理論極限與可規模化生產之間的差距。

　　原文：

　　https://www.allaboutcircuits.com/news/oki-reaches-new-heights-with-124-layer-pcb

　　EDA 線上技術交流（5月15日）

　　報名倒計時