（本文編譯自Semiconductor Engineering）

中介層和基板正經歷著從單純的中間媒介到工程化平臺的深刻轉變，在最先進的計算系統中，它們承擔著電源分配、熱管理、高密度互連以及信號完整性等重要功能。

這一轉變是由人工智能、高性能計算(HPC)和下一代通信技術所推動的，其中對異構集成的需求正不斷挑戰著封裝技術的極限。盡管晶體管尺寸已縮小到個位數納米級別，但傳統PCB技術的線寬仍然限制在20到30μm之間，這一差距跨越了三個數量級。

傳統封裝技術無法跟上硅芯片尺寸縮小的速度，這在性能和集成密度方面造成了一個關鍵瓶頸。因此，中介層和先進基板正迅速發展，以實現以下目標：

• 精細度達1至2μm的重分布層（RDL）；

• 創新的混合鍵合技術；

• 全新的多材料集成策略。

隨著行業向更大規模的基于小芯片（chiplet）的架構發展，硅中介層正逐漸被有機中介層取代，有機中介層可實現更大的封裝尺寸和更高密度的互連。與此同時，玻璃基板正逐漸成為有機材料的可擴展替代品，可提供機械穩定性和超精細的RDL功能。

彌合互連差距

長期以來，半導體行業一直依賴RDL在芯片和外部接口之間進行信號路由。但隨著封裝需求的增加，RDL技術正在挑戰著傳統材料和制造方法的極限。目前，新的基板材料和工藝創新對于實現AI、高性能計算和5G應用所需的互連密度至關重要。

這一轉變的關鍵部分是從硅中介層轉向有機材料和玻璃解決方案。有機中介層使用玻璃載體作為結構支撐，為需要硅通孔(TSV)和深度蝕刻工藝的硅中介層提供了可擴展的替代方案。隨著基于小芯片的架構的擴展，有機中介層可以實現更大的封裝尺寸，同時保持細間距互連。

與此同時，玻璃芯基板和玻璃中介層正逐漸成為有機材料的替代品，它們具有機械穩定性、較低的介電常數和更精細的RDL。然而，制造和工藝方面仍然存在挑戰，尤其是在翹曲控制、電鍍均勻性和缺陷檢測方面。

玻璃中介層的另一項重大發展是推動矩形玻璃載體的發展，與傳統的圓形晶圓載體相比，矩形玻璃載體提高了處理和加工效率。

與此同時，RDL技術也正在不斷演進，以支持1μm線寬/間距分辨率，這已接近芯片間互連所需的尺寸。Brewer Science與imec合作，展示了半加成工藝(SAP)如何在生產環境中實現2μm/2μm的線寬/間距分辨率，而先進研究正在推動如何在受控環境中實現1μm/1μm的能力。

在Brewer Science和imec的Alice Guerrero提交的一份白皮書中，研究人員展示了如何“通過將多層芯片集體鍵合到目標晶圓頂部，將芯片到晶圓的集體鍵合流程從N=2層擴展到N=3和N=4層”。這展示了先進堆疊技術的可行性，其中“芯片到目標晶圓的對準度大部分能達到±2μm以內”。

圖1：N=2、N=3和N=4集體芯片到晶圓轉移的簡化流程。

圖源：imec

這對于扇出面板級封裝(FOPLP)尤為重要，它能夠實現大規模、經濟高效的高密度集成。然而，面板級制造帶來了新的良率和工藝控制方面的挑戰。

Lam Research先進封裝總經理Chee Ping Lee表示：“FOPLP通過在大型面板尺寸上封裝更多芯片，比其他封裝方法具有潛在的成本優勢。然而，對于某些應用而言，存在一些可能會抵消FOPLP潛在成本節約的挑戰，包括初始設備成本、有限的供應鏈，以及由于面板尺寸較大導致的加工良率問題。”

盡管面臨這些挑戰，FOPLP仍正在成為AI處理器和HPC加速器等大批量、高性能芯片的關鍵推動技術。隨著制造商不斷改進面板級工藝，如電鍍均勻性、細線光刻和翹曲控制等，采用標準化面板格式可能會加速FOPLP在主流半導體制造中的可行性。

克服制造挑戰

隨著中介層和基板變得越來越復雜，在納米級尺寸下保持精度已成為一項重大挑戰。向異構集成和細間距互連的轉變，對芯片放置、材料沉積以及鍵合技術都提出了極高的精度要求。即使是過去可以容忍的輕微錯位，現在也可能會降低電氣性能、減少可靠性，并影響散熱。

最緊迫的問題之一是向面板級加工(PLP)的過渡。盡管晶圓級加工(WLP)受益于數十年的標準化發展，但PLP在大尺寸基板的處理、對準和良率管理方面引入了新的變量。材料膨脹、翹曲和工藝均勻性的多變性帶來了巨大的工程挑戰。

玻璃芯基板帶來了另一系列制造和缺陷檢測挑戰。與硅中介層或有機中介層不同，玻璃中介層的電路是在基板內以凹槽形式形成的。這增加了因裂紋而導致電路斷裂的風險。

另一個挑戰是過渡到混合中介層，在這種情況下，為了實現成本效益和電學性能，有機、硅和玻璃等不同材料被有選擇地組合在一起。然而，這些材料之間的熱膨脹不匹配帶來了新的機械可靠性問題。

擴大中介層規模的一個特別困難的方面是針對高深寬比特征的電鍍工藝，例如有機中介層中嵌入式硅橋周圍又高又細的柱體。在不增加過多工藝時間的情況下，均勻地電鍍這些結構是一項重大挑戰。

對速度和精度的需求迫使制造商采用人工智能驅動的工藝控制和實時監控技術。在芯片放置、電鍍和鍵合過程中，統計過程控制（SPC）對于確保高密度中介層設計的一致性和良率正變得至關重要。

為了克服這些挑戰，人工智能驅動的計量和自適應工藝控制正被集成到生產線中。通過利用高分辨率成像、機器學習算法和實時反饋回路，制造商可以在細微的錯位或工藝偏差導致產品出現缺陷之前就檢測到它們。

如今，制造面臨的挑戰不僅僅在于追求更精細的尺寸。它還需要相應的工藝控制來跟上發展步伐，這就是為什么隨著中介層設計規模的擴大，人工智能驅動的檢測和自適應工藝調整對于保持較低的缺陷率至關重要。

熱管理

隨著半導體封裝技術的發展，熱管理已成為制約技術發展的最關鍵障礙之一。中介層和基板曾經只是封裝中的被動元件，現在在散熱方面發揮著積極作用，以確保高性能計算、AI加速器和多芯片模塊的可靠性。更高的功率密度、更大規模的基于小芯片的架構和更精細的互連間距，都增加了對高效散熱解決方案的需求。

Ansys產品營銷總監Marc Swinnen表示：“當使用邊長為4或5英寸的中介層時，會形成明顯的熱梯度。這些梯度會導致機械變形和翹曲，對數千個微觀尺度的鍵合施加壓力。這些應力又會反饋到硅芯片的電氣性能中，從而影響整體可靠性。”

在先進的中介層設計中，有效的熱管理如今與電氣性能密不可分。隨著基板密度越來越高，高效散熱同時保持電氣完整性需要采用新方法，尤其是集成熱通路。

這個問題在多芯片封裝中尤其嚴重，因為熱量必須通過日益密集的互連結構散發出去。隨著功率水平的提高，傳統的散熱解決方案，如散熱片熱界面材料，已不足以滿足需求。相反，制造商正在轉向將熱管理直接集成到中介層和基板設計中的新解決方案。

為了應對這些挑戰，制造商正在研究在中介層內嵌入式微流體冷卻通道，使用能在峰值負載期間吸收熱量并逐漸釋放熱量的相變材料，以及基于碳納米管的先進熱界面材料，這些材料的熱阻比傳統的散熱膏低得多。混合金屬有機散熱片也在研發中，以改善散熱，同時控制成本和重量。這些新的熱管理策略的成功，將決定下一代中介層能否很好地擴展，以滿足人工智能和高性能計算的需求。

新材料創新

隨著對半導體性能的要求不斷提高，傳統有機基板已達到其基本極限。為了應對這種情況，制造商開始轉向新材料，如玻璃芯復合材料、陶瓷和有機-無機混合結構等，以提高熱性能、電氣性能和機械穩定性。

玻璃芯中介層因其介電常數較低（約為4.0）而備受關注，這比硅的11.7低得多，從而減少了信號損失，非常適合5G、6G和其他毫米波通信等高頻應用。玻璃還提供了比有機基板更好的尺寸穩定性，減少了翹曲并提高了面板級封裝的良率。盡管具有這些優勢，但制造挑戰仍然存在，特別是在玻璃通孔的精密激光鉆孔、通孔填充以及玻璃材料固有的脆性等方面。

“玻璃基板非常平整，機械強度高，使我們能夠將封裝尺寸擴大到120毫米X120毫米以上，”Lee表示，“這可以實現非常細的線路RDL集成，這對于高密度中介層和基板來說至關重要。”

除了玻璃之外，在有機中介層中整合硅橋的混合基板也越來越受歡迎。這些結構將有機材料的成本效率與硅的電氣性能優勢相結合，創造出一種用途更廣的封裝解決方案。

熱膨脹不匹配可能導致熱循環過程中出現分層、開裂和翹曲的等問題，因此需要建立預測模型，以便在這些影響成為制造問題之前預測到其影響。隨著半導體封裝不斷挑戰材料集成的極限，確保準確的材料特性和模擬正成為一項關鍵要求。

盡管這些新材料前景光明，但制造過程中仍然存在相當大的復雜性。雖然玻璃和陶瓷基板具有出色的電氣性能，但它們帶來了加工困難、成本問題和供應鏈限制等挑戰，必須解決這些問題，它們才能完全取代傳統的有機材料。與此同時，混合解決方案提供了一種折衷方案，但需要精心的工程設計，以平衡電氣、熱和機械方面的權衡。

先進的鍵合技術

隨著中介層和基板設計變得越來越復雜，傳統的微凸塊鍵合已達到其實際極限。由于微凸塊間距通常限制在40μm或更大，它們難以滿足現代小芯片架構對細間距的要求。因此，混合鍵合已成為一種有前途的替代方案，通過結合電介質-電介質和金屬-金屬鍵合技術，能夠實現10μm以下的互連間距。然而，這種轉變帶來了新的制造挑戰，特別是在表面處理、缺陷緩解和工藝均勻性方面。

為了確保可靠的混合鍵合，制造商必須打造原子級光滑的表面，以防止形成空隙和電氣不連續性。這需要精確的表面活化技術，如等離子處理和化學功能化，以增強介質鍵合強度。要實現一致的金屬對金屬接觸還，還需要嚴格控制材料去除率，特別是在直接銅對銅鍵合中，氧化和界面污染會降低鍵合可靠性。

除了混合鍵合，直接銅互連也在被探索作為微凸塊的替代方案，它無需使用焊料，進一步降低了電阻。通過去除中間材料，直接銅鍵合可提高信號完整性和熱性能，使其特別適合高速AI和HPC應用。然而，這一工藝本身也存在一系列挑戰，包括在鍵合過程中防止氧化，以及控制形成可靠互連所需的高壓。

向更細間距鍵合技術的轉變對建模和仿真工具提出了新要求，這些工具必須與日益復雜的中介層和基板架構保持同步。隨著混合鍵合和直接銅互連技術的推廣，要實現高良率，就需要確保精確的工藝建模和缺陷預測。

將混合鍵合和銅互連技術擴大到大規模生產，仍然是整個行業面臨的挑戰。

提高納米級可靠性

隨著中介層和基板技術變得越來越復雜，確保長期可靠性，需要從傳統的基于規則的設計方法轉向人工智能驅動的預測建模。高密度互連和混合材料集成引入了新的故障機制，必須在設計過程的早期預測和緩解這些機制。目前，先進的仿真工具集成了多物理場分析功能，使工程師能夠在設計進入制造階段之前預測電遷移、熱梯度和機械應力等問題。

然而，這些模型的準確性取決于輸入數據的質量，尤其是對于那些缺乏大量實證測試的新型材料而言。隨著中介層從有機基板轉向混合和玻璃基設計，對材料特性的精確表征變得至關重要。對熱膨脹系數、介電常數或機械應力的任何錯誤表征，都可能對器件可靠性產生重大的后續影響。

除了仿真之外，缺陷檢測方法也必須不斷發展，以滿足下一代封裝技術的復雜性需求。傳統的光學和電氣測試方法通常無法捕捉到基板級別的細微缺陷，因此需要采用人工智能驅動的檢測技術。機器學習算法正在被部署用于分析高分辨率圖像數據，以識別傳統檢測過程中可能遺漏的缺陷。

為了進一步提高可靠性，制造商正在將可測試設計(DFT)和嵌入式傳感技術直接集成到中介層和基板架構中。這些進步使得在制造過程中能夠實時監控關鍵性能參數，從而能夠盡早發現和解決缺陷。

通過在中介層結構中嵌入診斷功能，制造商可以在生產周期中更早地檢測和解決潛在故障。這種主動方法對于面板級封裝中使用的大尺寸基板尤為重要，因為良率優化至關重要。

這些AI增強型測試和模擬策略可提高首次通過率，并降低先進封裝架構的長期故障率。隨著中介層和基板成為計算堆棧中更關鍵的組件，確保它們的可預測性和可靠性將成為擴展基于小芯片的架構和高性能計算應用的關鍵。

有源中介層和智能基板

隨著中介層和基板從無源布線層發展為智能系統組件，研究人員和制造商已開始探索有源中介層設計，即將晶體管、電源管理電路，甚至光互連直接嵌入中介層中。這一轉變代表了半導體封裝技術的根本性變革，可實現更智能的信號路由、自適應電源管理和本地化處理。

該領域最重要的進步之一是將光學互連集成到中介層中。傳統的銅互連在更高的數據速率下面臨越來越大的挑戰，特別是在AI和HPC應用中，最大限度地減少功率損耗和最大限度地提高帶寬至關重要。

基于硅光子的中介層正成為一種解決方案，它無需轉換到電域即可實現小芯片之間的光通信。最近的演示已實現每通道超過200 Gbps的數據速率，這表明可能會擺脫傳統的電互連。

盡管如此，采用有源中介層也帶來了新的散熱挑戰。更高的功率密度和嵌入式晶體管會產生額外的熱量，必須有效地散發這些熱量。研究人員正在開發用于瞬態熱緩沖的相變材料、嵌入式微流體冷卻通道和高導熱性界面材料，以應對這些挑戰。這些解決方案旨在平滑溫度波動、散發局部熱量，并提高高功率AI和HPC應用的長期可靠性。

盡管取得了這些令人鼓舞的進展，有源中介層的商業可行性仍取決于能否克服幾個制造挑戰。確保嵌入式晶體管和光學元件的高良率制造是一個主要障礙。開發具有成本效益的工藝流程以擴大生產規模也是如此。此外，該行業必須為中介層集成電路建立穩健的設計和驗證方法，以確保長期可靠性。

要將有源中介層推向主流，需要封裝、芯片架構師和系統設計師之間采用更好的協同設計方法。這一轉變不僅僅涉及制造方面的突破，更是整個行業對集成思維方式的徹底轉變。

結論

半導體行業正在進入一個新時代，中介層和基板不再僅僅是無源結構元件，而是先進計算架構的重要推動因素。隨著摩爾定律的放緩和基于小芯片的集成成為行業標準，這些組件正在演變為復雜的功能化平臺，直接影響性能、電源效率和可靠性。