本文由半導體產業縱橫（ID：ICVIEWS）綜合

最尖端邏輯制程從“三足鼎立”走向“四廠爭霸”，再進一步。

日本半導體制造商Rapidus宣布啟動2nm GAA晶體管的試制，并展示了其首塊2nm GAA晶圓。這也是最尖端邏輯制程從“三足鼎立”走向“四廠爭霸”道路上的關鍵里程碑。

去年12月， Rapidus在SEMICON Japen 2024上，展示了其與IBM合作在美國紐約州奧爾巴尼納米技術綜合體制造的 2nm GAA晶體管原型晶圓。今年2月，Rapidus社長小池淳義透露，公司計劃在2025年4月1日啟動2nm GAA制程試產，并于2025年6月向博通交付2nm芯片樣品，2027年在IIM-1開始量產2nm產品。

IIM-1是Rapidus位于北海道千歲市的2nm芯片工廠，2023年9月破土動工。2024年12月，Rapidus接收首臺ASML EUV光刻機（重達71 噸），并完成四階段安裝，成為日本首家擁有量產用EUV設備的公司。同月，Rapidus會長東哲郎在SEMICON Japan 2024展會上宣布，EUV 光刻設備于當月開始交付，200余臺設備計劃在2025年3月底前全部到位。2025年3月底，IIM-1晶圓廠完成全部設備安裝，包括ASML EUV和DUV光刻系統，具備試生產條件。

值得一提的是，Rapidus選擇直接從40nm跳躍至2nm，這種跨越在半導體史上絕無僅有。技術來源依托三大支柱：與IBM合作獲得2nm技術基礎；聯合比利時IMEC獲取EUV光刻技術佳能、鎧俠開發的納米壓印技術作為“秘密武器”。

當制程升級至2nm時，晶體管結構從多年來一直使用的FinFET（鰭式場效應晶體管）轉變為GAAFET（全環繞柵極場效應晶體管）。這給制程迭代帶來了新的挑戰：如何實現多閾值電壓以使芯片在較低電壓下執行復雜計算。

由于2nm名義制程下N型和P型半導體通道之間的距離相當狹窄，需要精確的光刻才能實現多閾值電壓，并且不會對半導體性能產生巨大影響。然而，IBM和Rapidus引入了兩種不同的選擇性減少層（SLR）芯片構建工藝，成功地達到了目標效果。

IBM研究院高級技術人員Bao Ruqiang表示：“與上一代FinFET相比，Nanosheet納米片的結構非常不同，而且可能更復雜。我們提出的新生產工藝比以前使用的方法更簡單，我們認為這將使我們的合作伙伴Rapidus更容易、更可靠地大規模使用2nm片技術來制造芯片。”

在市場定位上，東哲郎明確表示不會與臺積電正面競爭大規模標準品，而是聚焦專用芯片市場，瞄準機器人、自動駕駛和遠程醫療等新興領域。2025年6月，Rapidus宣布將基于西門子Calibre平臺開發專用設計套件，實現制造與設計的協同優化（MFD）。Rapidus 社長小池淳義指出，通過與西門子的合作，Rapidus 將推進制造和設計的協同優化，實現設計制造協同優化（DMCO）概念，大幅縮短2nm工藝的流片時間，為客戶提供更高效的服務。

在客戶拓展方面，除博通外，NVIDIA CEO黃仁勛在2024年11月暗示可能考慮Rapidus代工AI芯片。例外，日本AI企業Preferred Networks和Sakura Internet也將成為其客戶。

*聲明：本文系原作者創作。文章內容系其個人觀點，我方轉載僅為分享與討論，不代表我方贊成或認同，如有異議，請聯系后臺。