芯東西（公眾號(hào)：aichip001）
作者 ZeR0
編輯 漠影

芯東西5月15日?qǐng)?bào)道，在本月舉行的2025英特爾代工大會(huì)上，英特爾代工分享了多代核心制程和先進(jìn)封裝技術(shù)的最新進(jìn)展（《重磅：英特爾揭秘1.4nm細(xì)節(jié)！曬神秘AI芯片》）。會(huì)后，英特爾代工技術(shù)開(kāi)發(fā)高級(jí)副總裁Navid Shahriari、英特爾代工服務(wù)總經(jīng)理Kevin O’Buckley與芯東西等媒體進(jìn)行深入交流，更加詳盡地解讀了英特爾的先進(jìn)封裝布局及競(jìng)爭(zhēng)優(yōu)勢(shì)。

半導(dǎo)體先進(jìn)封裝技術(shù)能夠在單個(gè)設(shè)備內(nèi)集成不同功能、制程、尺寸、廠商的芯粒（Chiplet），以靈活性強(qiáng)、能效比高、成本經(jīng)濟(jì)的方式打造系統(tǒng)級(jí)芯片（SoC）。因此，越來(lái)越多的AI芯片廠商青睞這項(xiàng)技術(shù)。

從1970年代推出8086處理器至今，英特爾封裝技術(shù)已經(jīng)發(fā)展50年之久，既擁有傳統(tǒng)的封裝測(cè)試能力，又在先進(jìn)封裝方面擁有高水平的產(chǎn)能。

英特爾代工的先進(jìn)系統(tǒng)封裝及測(cè)試（Intel Foundry ASAT）的技術(shù)組合，包括FCBGA 2D、FCBGA 2D+、EMIB 2.5D、EMIB 3.5D、Foveros 2.5D & 3D和Foveros Direct 3D等多種技術(shù)。這些技術(shù)并非互斥，而是可在一個(gè)封裝中同時(shí)采用，為復(fù)雜芯片的設(shè)計(jì)提供了極大的靈活性。

英特爾還將向客戶(hù)提供新的先進(jìn)封裝技術(shù)，包括面向未來(lái)高帶寬內(nèi)存需求的EMIB-T；在Foveros 3D先進(jìn)封裝技術(shù)方面，F(xiàn)overos-R和Foveros-B也將為客戶(hù)提供更多高效靈活的選擇。

Navid Shahriari稱(chēng)，英特爾代工希望成為所有客戶(hù)首選的整體解決方案，服務(wù)于每一位客戶(hù)、每一項(xiàng)工作負(fù)載以及每一種應(yīng)用場(chǎng)景，從對(duì)功耗和封裝外形尺寸要求極高的超薄型桌面應(yīng)用，覆蓋到對(duì)AI應(yīng)用而言需要最高性能內(nèi)存集成的場(chǎng)景。

在他看來(lái)，英特爾封裝產(chǎn)品組合在全面性上處于業(yè)界領(lǐng)先水平。無(wú)論客戶(hù)是基于Intel 18A、Intel 18A-P工藝進(jìn)行設(shè)計(jì)，還是選擇其他代工廠的芯片制造方案，英特爾都愿意提供先進(jìn)封裝服務(wù)。

Kevin O’Buckley透露，很多客戶(hù)表達(dá)了希望與英特爾代工合作的意愿，但他們也提到已與其他代工廠建立合作關(guān)系，希望英特爾能提供一種使英特爾先進(jìn)封裝技術(shù)適用于其他代工廠晶圓的方案。基于客戶(hù)反饋，英特爾代工進(jìn)行了大量投資，開(kāi)展了質(zhì)量和可靠性測(cè)試，以確保其工藝能夠兼容其他代工廠的晶圓。

英特爾還提供封裝組裝設(shè)計(jì)套件，幫助客戶(hù)評(píng)估基于EMIB的封裝設(shè)計(jì)，并提供設(shè)計(jì)流程、規(guī)則和要求。

Navid Shahriari進(jìn)一步分享說(shuō)，英特爾有多技術(shù)模塊的完整系統(tǒng)性整合流程，可為客戶(hù)提供建模、設(shè)計(jì)、模擬能力測(cè)試等方面的各種幫助和工程支持。從封裝設(shè)計(jì)、3D堆疊設(shè)計(jì)，到模擬建模、插口設(shè)計(jì)、熱界面材料，英特爾具備所有相關(guān)能力和專(zhuān)業(yè)人員，幫助客戶(hù)在英特爾的工藝上實(shí)現(xiàn)其產(chǎn)品功能。

一、未來(lái)半導(dǎo)體發(fā)展，先進(jìn)封裝為何至關(guān)重要？

15年前，傳統(tǒng)封裝的作用基本上是進(jìn)行引腳間距轉(zhuǎn)換。一些引腳間距為100~200μm，成本在100美元左右。當(dāng)時(shí)第三代或第四代的主板非常昂貴，要嘗試把引腳間距從100μm、200μm轉(zhuǎn)換到1ms，需保證封裝的可靠性。同時(shí)，封裝也有助于從散熱和承受機(jī)械壓力等方面保護(hù)芯片。

快進(jìn)到當(dāng)下，封裝所扮演的角色已經(jīng)截然不同了。在Navid Shahriari看來(lái)，在未來(lái)的一二十年里，先進(jìn)封裝技術(shù)在半導(dǎo)體領(lǐng)域中將發(fā)揮比其他任何技術(shù)都更為重要的作用。

這是因?yàn)椋w管微縮變得越來(lái)越復(fù)雜和昂貴。此外，有些電路和功能類(lèi)型（如密集邏輯）可以快速微縮，而像模擬電路和存儲(chǔ)器這樣的組件微縮速度較慢，它們的微縮路徑截然不同。由于技術(shù)尚未成熟，在先進(jìn)制程節(jié)點(diǎn)上制造出一個(gè)集成了所有組件的設(shè)備變得越來(lái)越復(fù)雜。

于是我們進(jìn)入了一個(gè)可以進(jìn)行“混搭”的時(shí)代。例如，存儲(chǔ)控制器基于某一制程，模擬電路則基于另一特定制程，只將部分模塊采用先進(jìn)制程來(lái)生產(chǎn)，這樣做成本要低得多。

過(guò)去無(wú)法這樣做，是因?yàn)榧纱罅拷M件太復(fù)雜，功耗太高，導(dǎo)致封裝體積過(guò)大。但隨著技術(shù)的進(jìn)步和現(xiàn)有封裝材料的發(fā)展，這些限制顯著減少，先進(jìn)封裝正成為行業(yè)前沿。

其原因就在于隨著制程微縮，引腳間距也在不斷縮小，F(xiàn)CBGA封裝的引腳間距大約是100μm，現(xiàn)在縮小到了EMIB的55μm和45μm，而且已有進(jìn)一步縮小間距的路線圖。對(duì)于Foveros Direct技術(shù)，英特爾正在研究實(shí)現(xiàn)9μm的銅對(duì)銅引腳間距，并計(jì)劃將其縮小到＜5μm，最終會(huì)比這個(gè)數(shù)值還要低得多。

隨著引腳間距縮小，給定的芯片邊緣區(qū)域內(nèi)能夠布置更多凸點(diǎn)，這意味著密度提升、功耗降低。隨著產(chǎn)量增加，成本會(huì)進(jìn)一步降低，裸片或者裸片堆疊的體積也會(huì)變得更小，同時(shí)可以先測(cè)試，確保性能良好后再通過(guò)先進(jìn)封裝工藝中進(jìn)行組裝。

為什么需要多種封裝形式？

試想，如果構(gòu)建一個(gè)包含12層堆疊的高性能芯片，它的結(jié)構(gòu)非常龐大復(fù)雜，可能還帶有一個(gè)用于功能擴(kuò)展的共封裝光學(xué)（CPO）器件，那么就需要通過(guò)EMIB、EMIB-T這樣的技術(shù)，在基板內(nèi)通過(guò)一些尺寸非常小的元件進(jìn)行封裝，然后把兩三個(gè)裸片集成在一起；還需要進(jìn)行再布線，這就是Foveros 3D的用武之地，在Foveros技術(shù)中采用無(wú)源或有源中介層，然后只需進(jìn)行幾次再布線，就能實(shí)現(xiàn)引腳間距的調(diào)整。

引腳間距轉(zhuǎn)換是客戶(hù)需要的一項(xiàng)能力。這些先進(jìn)封裝能力都是權(quán)衡的結(jié)果，有些是為了優(yōu)化密度，有些是為了優(yōu)化面積，有些是為了優(yōu)化功耗，還有一些則能讓客戶(hù)能構(gòu)建出極其龐大復(fù)雜的芯片，這是其它技術(shù)所無(wú)法做到的。

二、一覽英特爾先進(jìn)封裝整體進(jìn)展：FCBGA、EMIB、Foveros

英特爾擁有豐富的先進(jìn)封裝技術(shù)能力，從傳統(tǒng)的FCBGA（倒裝芯片球柵陣列）2D封裝到增加了基板層疊技術(shù)的FCBGA 2D+，再到EMIB、EMIB-T，以及基于硅的Foveros系列3D堆疊技術(shù)，并繼續(xù)投入，以打造出更龐大、更完備的封裝技術(shù)產(chǎn)品組合。

針對(duì)先進(jìn)封裝需求，英特爾代工提供系統(tǒng)級(jí)集成服務(wù)，使用Intel 14A和Intel 18A-P制程節(jié)點(diǎn)，通過(guò)Foveros Direct（3D堆疊）和EMIB（2.5D橋接）技術(shù)實(shí)現(xiàn)連接。

英特爾的先進(jìn)封裝技術(shù)整體進(jìn)展如下：

1、FCBGA

英特爾持續(xù)改進(jìn)倒裝芯片球柵陣列（FCBGA）2D解決方案，縮小凸點(diǎn)尺寸，提供更好的互連。

FCBGA 2D是傳統(tǒng)的有機(jī)FCBGA（倒裝芯片球柵格陣列）封裝，適用于成本敏感、I/O數(shù)量較少的產(chǎn)品。

FCBGA 2D+在此基礎(chǔ)上增加了基板層疊技術(shù)（substrate stacking），能夠減少高密度互連的面積，降低成本，特別適合網(wǎng)絡(luò)和交換設(shè)備等產(chǎn)品。

2、EMIB

英特爾獨(dú)特的EMIB技術(shù)不斷進(jìn)步，已推出多款基于EMIB的產(chǎn)品，并持續(xù)提高可靠性，推出更多產(chǎn)品。

EMIB（嵌入式多芯片互連橋接）2.5D技術(shù)通過(guò)基板上的微型硅橋連接芯片，適用于高密度的芯片間連接，在AI和高性能計(jì)算（HPC）領(lǐng)域表現(xiàn)出色。

EMIB 3.5D則在此基礎(chǔ)上引入了3D堆疊技術(shù)，芯片可以垂直堆疊在有源或無(wú)源的基板上，再通過(guò)EMIB技術(shù)連接，增加了堆疊的靈活性，能夠根據(jù)IP的特性選擇垂直或水平堆疊，同時(shí)避免使用大型的中介層。

EMIB-T在EMIB的基礎(chǔ)上引入硅通孔（TSV）功能，為HBM 4和UCIe 32解決方案提供更好的供電和信號(hào)傳輸能力，并支持片上集成MIM電容。EMIB-T能夠快速擴(kuò)展，支持更大、更復(fù)雜的解決方案，并能更早地進(jìn)行芯片系統(tǒng)測(cè)試。

3、Foveros

基于硅中介層的Foveros封裝解決方案已應(yīng)用于所有AI PC相關(guān)應(yīng)用，并與眾多客戶(hù)合作。

Foveros技術(shù)融入集成穩(wěn)壓器和MIM電容等新元件，顯著提升了技術(shù)的靈活性。同時(shí)，根據(jù)客戶(hù)需求，英特爾通過(guò)Foveros Direct 3D先進(jìn)封裝技術(shù)，進(jìn)一步擴(kuò)展頂部和底部裸芯片的功能，以更好地滿(mǎn)足市場(chǎng)對(duì)先進(jìn)封裝技術(shù)的需求。

Foveros 2.5D和3D技術(shù)采用基于焊料的連接方式，而不是基底連接，適合高速I(mǎi)/O與較小芯片組分離的設(shè)計(jì)。

Foveros Direct 3D技術(shù)則通過(guò)銅和銅直接鍵合，實(shí)現(xiàn)更高的互連帶寬和更低的功耗，從而提供卓越的性能。

為了降低成本，英特爾推出了Foveros B和Foveros R解決方案，提供基于基板的增層制造能力。

Foveros-R采用重布線層（RDL）中介層來(lái)創(chuàng)建芯片之間的異構(gòu)集成，適用于客戶(hù)端和成本敏感的領(lǐng)域，特別適合需要多個(gè)頂部芯片、有復(fù)雜功能需求的解決方案。

Foveros-B將電源和信號(hào)的RDL與硅橋相結(jié)合，為復(fù)雜設(shè)計(jì)提供靈活的解決方案，適用于客戶(hù)端和數(shù)據(jù)中心應(yīng)用。

英特爾還推出了基于3D IC的解決方案，具備混合鍵合能力，并正在研發(fā)相關(guān)產(chǎn)品。

三、EMIB：AI芯片封裝的理想選擇

Navid Shahriari談道，現(xiàn)在以及未來(lái)十年左右是異構(gòu)集成的時(shí)代。過(guò)去幾年，英特爾在封裝技術(shù)方面取得進(jìn)步，構(gòu)建異構(gòu)集成封裝的整體功耗和面積成本顯著降低。先進(jìn)封裝已成為AI領(lǐng)域的關(guān)鍵能力。與行業(yè)其他公司相比，英特爾代工的EMIB技術(shù)具有獨(dú)特吸引力。

針對(duì)AI芯片的先進(jìn)封裝需求，與業(yè)界其它晶圓級(jí)2.5D技術(shù)，例如硅中介層、重布線層（RDL）相比，EMIB 2.5D技術(shù)具有諸多優(yōu)勢(shì)：

1、成本效益：EMIB技術(shù)采用的硅橋尺寸非常小，相比于傳統(tǒng)的大尺寸中介層，制造時(shí)能更高效地利用晶圓面積，減少空間和資源的浪費(fèi)，綜合成本更低。

2、良率提升：EMIB技術(shù)省略了晶圓級(jí)封裝這一步驟，減少了模具、凸點(diǎn)等復(fù)雜工藝帶來(lái)的良率損失風(fēng)險(xiǎn)，從而提高了整體生產(chǎn)過(guò)程的良率。

3、生產(chǎn)效率：與晶圓級(jí)技術(shù)相比，EMIB技術(shù)的制造步驟更少、復(fù)雜度更低，因此生產(chǎn)周期更短，能夠更快實(shí)現(xiàn)從硅片到封裝的轉(zhuǎn)變，為客戶(hù)節(jié)省寶貴的時(shí)間。在市場(chǎng)動(dòng)態(tài)快速變化的情況下，這種時(shí)間優(yōu)勢(shì)能夠幫助客戶(hù)更快地獲得產(chǎn)品驗(yàn)證數(shù)據(jù)，加速產(chǎn)品上市。

4、尺寸優(yōu)化：以往晶圓級(jí)技術(shù)需要在基板上方添加中介層。Navid Shahriari解釋說(shuō)，在所有異構(gòu)集成先進(jìn)封裝技術(shù)中，EMIB技術(shù)是唯一通過(guò)將硅橋嵌入基板內(nèi)部并進(jìn)行基板處理，以實(shí)現(xiàn)芯片間互連的，這種方式極大地提高了基板面積的利用率。同時(shí)，基板的尺寸與集成電路面板的格式相匹配，采用EMIB能夠在單個(gè)封裝中集成更多芯片，從而容納更多的工作負(fù)載。

5、供應(yīng)鏈與產(chǎn)能：英特爾擁有成熟的供應(yīng)鏈和充足的產(chǎn)能，確保了EMIB能夠滿(mǎn)足客戶(hù)對(duì)先進(jìn)封裝解決方案的需求。EMIB已投產(chǎn)并發(fā)貨，出貨量超過(guò)1600萬(wàn)片。

此外，英特爾與Amkor Technology達(dá)成合作，計(jì)劃在2026年底前全面量產(chǎn)EMIB能力，進(jìn)一步拓展供應(yīng)鏈選擇，為客戶(hù)提供更優(yōu)質(zhì)的服務(wù)。

三、詳解EMIB：將硅橋嵌入基板，實(shí)現(xiàn)裸芯片級(jí)集成

要利用先進(jìn)封裝技術(shù)的優(yōu)勢(shì)實(shí)現(xiàn)異構(gòu)集成，必須實(shí)現(xiàn)非常密集的芯片間互連，不僅要在給定單位面積內(nèi)實(shí)現(xiàn)更高密度，而且還要有更低的互連能耗。

據(jù)Navid Shahriari分享，EMIB是真正能夠?qū)崿F(xiàn)裸芯片級(jí)集成的封裝技術(shù)。EMIB技術(shù)是嵌入在基板內(nèi)部的，從前端開(kāi)始就作為基板制造工藝的一部分，可在基板上完成所有橋接工序，之后只需進(jìn)行芯片的放置、封裝與測(cè)試即可。基板與封裝測(cè)試流程是分開(kāi)的，可并行進(jìn)行，縮短產(chǎn)品交付時(shí)間。

客戶(hù)可在安裝內(nèi)存、高帶寬內(nèi)存（HBM）之前，先對(duì)GPU或CPU進(jìn)行復(fù)雜的測(cè)試。在橋接組件封裝進(jìn)基板之后，后續(xù)的流程與傳統(tǒng)的封裝和測(cè)試非常相似。封裝完成后，還可以進(jìn)行重新測(cè)試，以確保系統(tǒng)級(jí)的可靠性與性能。這將為客戶(hù)帶來(lái)巨大的成本優(yōu)勢(shì)。

它還具備芯片堆疊的能力，因?yàn)闊o(wú)需先放置芯片，再放置橋接結(jié)構(gòu)，然后再進(jìn)行后續(xù)構(gòu)建，而是橋接結(jié)構(gòu)已經(jīng)在基板中。這樣就能實(shí)現(xiàn)質(zhì)量更高的芯片堆疊。

當(dāng)構(gòu)建這些非常復(fù)雜的結(jié)構(gòu)時(shí)，會(huì)有很多的裸片需要堆疊。良好裸片策略非常關(guān)鍵。在Navid Shahriari看來(lái)，EMIB和EMIB-T技術(shù)非常適合這種應(yīng)用需求。

其硅橋被嵌入基板中，隨后進(jìn)行額外的基板處理和多層堆疊。因此，當(dāng)最終基板完成時(shí)，它已經(jīng)內(nèi)置了帶有密集互連的硅橋。在封裝過(guò)程中，該硅橋可用于放置CPU或GPU芯片。

第一代EMIB技術(shù)大約是在8-10年前推出的。英特爾正在開(kāi)發(fā)第二代EMIB——EMIB-T。

這項(xiàng)新技術(shù)正與HBM4一起協(xié)同開(kāi)發(fā)，具備原始EMIB所有的優(yōu)勢(shì)，同時(shí)進(jìn)一步提升了供電效率和性能，是面向下一代高帶寬需求的關(guān)鍵封裝方案。

在傳統(tǒng)的信號(hào)傳輸中，互連能力和電源傳輸效率相互掣肘。比如，如果運(yùn)行的是高速接口（如UCIe），或者在系統(tǒng)中使用HBM內(nèi)存，在這種情況下，通過(guò)兩層薄銅層進(jìn)行電力傳輸，會(huì)因IR壓降而導(dǎo)致過(guò)多的電壓損失。

EMIB-T通過(guò)引入貫穿基板的硅通孔（TSV）技術(shù)，使橋接直接連接到下層基板，從而可以實(shí)現(xiàn)直接的電力傳輸，并能集成電容器、電壓調(diào)節(jié)器等深度嵌入技術(shù)，更好地優(yōu)化整體結(jié)構(gòu)布局和電氣性能。相較于大型中介層技術(shù)，EMIB-T能夠有效降低成本、加快產(chǎn)品上市速度，并在規(guī)模擴(kuò)展方面更加高效。

目前EMIB-T處于開(kāi)發(fā)和驗(yàn)證階段，尚未進(jìn)入量產(chǎn)階段，但較緊密間距的EMIB技術(shù)已在生產(chǎn)中。英特爾正在與客戶(hù)合作，進(jìn)行EMIB-T技術(shù)的首次驗(yàn)證流程。

四、先進(jìn)封裝技術(shù)的未來(lái)：120×120毫米超大封裝，耐受更高溫的玻璃基

基板是先進(jìn)封裝的核心。Navid Shahriari談道，英特爾在基板核心技術(shù)和層構(gòu)建方面都在不斷進(jìn)步，在基板技術(shù)方面處于領(lǐng)先地位，也擁有最大的基板研發(fā)設(shè)施之一。

英特爾正在研發(fā)120×120毫米的超大封裝，并計(jì)劃在未來(lái)幾年內(nèi)向市場(chǎng)推出玻璃基板（glass substrate）。

玻璃基板可耐受更高的溫度，將變形（pattern distortion）減少50%，并具有極低的平面度，可改善光刻的聚焦深度（depth of focus），還達(dá)到了實(shí)現(xiàn)極緊密的層間互連疊加所需的尺寸穩(wěn)定性。由于這些獨(dú)特的性能，玻璃基板上的互連密度有望提升10倍。

此外，玻璃機(jī)械性能的改進(jìn)實(shí)現(xiàn)了非常高的超大尺寸封裝良率。

玻璃基板對(duì)更高溫度的耐受性，也讓芯片架構(gòu)師能夠更靈活地設(shè)置電源傳輸和信號(hào)路由設(shè)計(jì)規(guī)則，因?yàn)樗诟邷囟认碌墓ぷ髁鞒讨校峁┝藷o(wú)縫集成光互連器件和將電感器和電容器嵌入玻璃的能力。

因此，采用玻璃基板可以達(dá)成更好的功率傳輸解決方案，同時(shí)以更低的功耗實(shí)現(xiàn)所需的高速信號(hào)傳輸，有助于讓整個(gè)行業(yè)更接近2030年在單個(gè)封裝內(nèi)集成1萬(wàn)億個(gè)晶體管的目標(biāo)。

Navid Shahriari透露，英特爾正在考慮使用更堅(jiān)硬的材料。隨著基板變得更薄、面積更大，翹曲和剛性問(wèn)題變得更加突出。英特爾代工還在研究低損耗的基板核心材料，例如在基板上制作溝槽并嵌入電容器，這個(gè)領(lǐng)域有很多創(chuàng)新。

目前環(huán)氧樹(shù)脂仍是核心材料的主要選擇。同時(shí)，英特爾探索基板核心材料的創(chuàng)新，正在試驗(yàn)不同的材料成分，包括核心材料和構(gòu)建方式。“如果您將今天的基板與幾年后的基板進(jìn)行對(duì)比，您會(huì)發(fā)現(xiàn)堆疊結(jié)構(gòu)將更加復(fù)雜，電氣損耗更低。”Navid Shahriari說(shuō)。

結(jié)語(yǔ)：先進(jìn)封裝與制程工藝進(jìn)步緊密關(guān)聯(lián)，芯粒發(fā)展尚需突破兩大障礙

先進(jìn)封裝技術(shù)正變得越來(lái)越重要。Navid Shahriari認(rèn)為，許多先進(jìn)封裝技術(shù)要么基于中介層，要么基于嵌入式技術(shù)，因此其所需的設(shè)備、工具和材料基本都與晶圓制造密切相關(guān)。他相信在未來(lái)十年，如果不推進(jìn)先進(jìn)封裝技術(shù)的發(fā)展，就談不上推進(jìn)芯片制程工藝的進(jìn)步。

英特爾率先在俄勒岡州工廠啟動(dòng)了先進(jìn)封裝產(chǎn)能，這是因?yàn)檫@里具備相應(yīng)所需的晶圓制造能力。該公司也在新墨西哥州進(jìn)行了相關(guān)建設(shè)。英特爾還在馬來(lái)西亞建造先進(jìn)封裝廠，并計(jì)劃隨著時(shí)間推移將先進(jìn)封裝能力轉(zhuǎn)移到亞洲。

芯片架構(gòu)方面，Navid Shahriari預(yù)測(cè)未來(lái)將能夠使用各種不同的芯粒，甚至能實(shí)現(xiàn)一次設(shè)計(jì)、一次驗(yàn)證、重復(fù)使用。

實(shí)現(xiàn)這種廣泛的應(yīng)用面臨兩類(lèi)障礙：第一類(lèi)障礙與硬件和軟件的接口有關(guān)，例如芯粒之間的拓?fù)浣Y(jié)構(gòu)和接口，需要理解如何實(shí)現(xiàn)互操作性，以及如何管理各種組件；第二類(lèi)障礙與通用性有關(guān)，“一刀切”的方案是行不通的，需要有一套由軟硬件接口強(qiáng)化的標(biāo)準(zhǔn)，以實(shí)現(xiàn)對(duì)齊。

在2025英特爾代工大會(huì)上，英特爾宣布成立新的芯粒聯(lián)盟。該聯(lián)盟則由十幾家來(lái)自不同領(lǐng)域的公司構(gòu)成，其核心目標(biāo)是確保芯粒的安全性和互操作性，推動(dòng)芯粒技術(shù)的廣泛應(yīng)用和發(fā)展，提升英特爾在芯粒領(lǐng)域的影響力。此外，英特爾還與EDA、IP、基板供應(yīng)商、測(cè)試設(shè)備公司等展開(kāi)廣泛合作，不斷完善生態(tài)系統(tǒng)，為客戶(hù)提供更全面、更優(yōu)質(zhì)的服務(wù)。

英特爾正在構(gòu)建一種靈活、能夠適應(yīng)各種芯粒環(huán)境的先進(jìn)封裝技術(shù)，通過(guò)定義通用的接口、間距和供電協(xié)議來(lái)加以實(shí)現(xiàn)。在Navid Shahriari看來(lái)，我們正邁向一個(gè)芯粒可以從一個(gè)地方轉(zhuǎn)移到另一個(gè)地方、從一家公司轉(zhuǎn)移到另一家公司的時(shí)代，但實(shí)現(xiàn)這一目標(biāo)，還需要幾年的時(shí)間。