（本文編譯自Semiconductor Engineering）

UCIe是先進封裝中芯片間互連的標準，最近因其2.0版本的發布，被指“過于復雜”而引發擔憂。但事實上，這個版本中的許多新功能都是可選的，這一點似乎在公眾討論中被忽視了。

事實上，對于不面向未來芯粒市場的設計而言，支持該潛在市場的新功能并非必需。

“這對UCIe來說既是福也是禍，”Cadence高級產品營銷事業部總監Mick Posner表示，“該規范定義了許多變體，您可以根據具體需求進行定制。它適用于從汽車到高性能計算、從人工智能到軍事/航空航天等各個領域，因為它具有多種版本。但對于IP提供商來說，這同樣是一個難題——如何支持所有這些版本？”

圖1：多芯片封裝的UCIe PHY。

圖源：Cadence

兩種標準——線束(BoW)和UCIe——正與專有設計形成競爭。如今，后者占據主導地位，因為幾乎所有正在進行的項目都是內部項目，所有芯粒均由內部創建和應用。因此，與外部芯粒的互操作性還不是問題。

對于推動廣泛的芯粒互操作性而言看似必需的功能，對封閉式設計（captive designs）卻效用甚微，且行業已表明，不愿在不需要這些功能的設計中構建此類能力。

然而，UCIe 2.0中一個關鍵的信息尚未引起人們的關注：“UCIe的一組功能是可選的，”UCIe聯盟營銷工作組主席Brian Rea表示，“對于不會使用的功能，你無需在芯片中集成。UCIe與PCIe、CXL和NVMe等其他行業標準類似，具有靈活選擇。”

未來市場前景

如今，商用先進封裝產品均來自資金雄厚的公司，并擁有自主研發所有組件（可能不包括HBM）的資源。此類項目通常源自解構的SoC，其中計算核心等模塊可以獨立成為芯粒，以擴展計算能力或降低成本。其他模塊（例如緩存或I/O）則可分離成獨立的芯粒。

當單片版本超出光罩限制或需要極其昂貴的先進制程節點時，這些項目尤其具有優勢。作為此類SoC的原始設計者，每個獨立的SoC芯粒都源自該公司。除了HBM（其本質是芯片堆疊而非單個芯粒）之外，商用芯粒尚未得到廣泛應用，這使得設計公司能夠完全控制芯粒間的交互方式。

從長遠來看，行業愿景是建立一個類似于目前軟設計IP的通用市場。

然而，它與IP有一個很大的區別。“RTL IP模塊并非直接可即插即用，”UCIe聯盟可管理性和安全性工作組聯合主席Peter Onufryk指出，“需要大量‘粘合邏輯’。而有了芯粒，你就不用再添加這些‘粘合邏輯’。它們只需互連在一起就可以。”

但如果一家公司無法掌控所有芯粒，就必須在一系列參數上達成廣泛共識，以確保架構師能夠從不同公司采購芯粒，并實現即插即用。

盡管這樣的市場尚未形成，但UCIe聯盟表示，他們正在推出必要的功能，以引導那些開拓市場的企業。“這些功能著眼于開放芯粒生態系統的未來發展和向后兼容性，”新思科技產品管理執行總監Manmeet Walia表示。“而讓其成為可選項，是大多數客戶所希望的。”但目前，大多數應用場景不太可能包含這些額外功能。

管理功能可全部或部分選擇

UCIe 2.0引入的大部分功能是用于確保啟動和可組合性的管理特性。這些功能通常影響通信棧的更高層，而不是物理層。因此，啟動過程只讀取少量寄存器即可完成設置。雖然此類寄存器讀取存在延遲，但延遲幅度很小。

管理命令可通過兩個接口之一發出。“UCIe有一個main-band接口，即主要數據路徑，”Onufryk表示，“每個模塊還配備了一條side-band線，用于鏈路訓練。管理命令可以在side-band或main-band上運行。”

一旦實施，這些管理功能提供一系列功能，每個功能都是可選的。它們包括：

• 發現封裝內的芯粒及其配置；

• 芯粒配置和寄存器值的初始化；

• 固件下載；

• 電源和熱管理；

• 錯誤報告；

• 性能監控和遙測；

• 日志和崩潰轉儲信息檢索；

• 自檢、制造和裝配測試以及調試；

• 添加管理網絡（side-band；也可改用main-band）；

• 輔助信號規格，例如時鐘、復位等。

從高層次來看，這這些功能各自都具備明確的實用價值，但它們遠遠超出了兩個芯片之間最小連接所需的范圍。

多種其他可選功能

許多此類功能需要在處理器上運行的管理軟件支持。但最低限度的必需功能旨在實現blind die啟動，即芯粒之間的連接必須在無需處理器先行啟動的情況下即可正常工作。

該規范包含一些強制性元素，例如通道反轉，必須在沒有外部控制的情況下處理。“就像在PCIe中一樣，我們可以翻轉通道的順序，”Onufryk解釋道，“如果你在芯片的東側或西側連接一個芯粒，然后又想在北側或南側連接，就必須翻轉通道順序。因此需要一個多路復用器來實現通道翻轉。”但即使是這種“強制”功能，在定制實現中也是可有可無的。

重要的是，無論強制性還是可選性的電路功能，規范僅規定行為而非設計細節。“規范不會告訴你如何設計電路，”Eliyan戰略營銷副總裁Kevin Donnelly表示，“事實上，他們特意避免了此類細節。”

值得注意的是，之前的版本也提供了可選功能。“即使是UCIe 1.1也提供了可選項，如果你想要實現非原生的die-to-die模式的UCIe–UCIe連接，仍有一定靈活性，”西門子EDA中央工程解決方案總監Pratyush Kamal表示。

作為典型代表的“發現”功能

“發現”（discovery）是引發較多討論的功能之一。受 PCIe 等標準中該術語傳統用法的影響，人們基于對“發現”一詞的不同解讀產生了更高程度的關注，而許多解讀與該功能的實際意圖存在偏差。

發現是許多網絡的重要特性，尤其是那些具有動態配置選項的網絡。如果網絡可以在添加或缺失任意數量的卡或節點的情況下啟動，那么每次啟動都必須考慮所有存在的組件。這可以稱為動態發現，以強調組件可在網絡中動態增減的特點。

當然，這在先進封裝場景中幾乎沒有實際意義。雖然確實存在某種可能性，如有人會拆開先進封裝，更換芯粒，然后重新組裝，使其仍然能夠正常工作，但實際發生這種情況的概率幾乎為零。

相反，確認封裝內容（本質上是清單盤點）并協商芯粒通信所需的底層功能可能更具實用價值。這種方式可稱為靜態發現或枚舉。

兩者的區別很重要。動態發現需要更多的通信，因為它從零開始。使用芯粒，設計者事先已知預期組件，因此只需快速讀取寄存器即可完成確認。這就是UCIe 2.0發現功能的精髓。

部分貼近標準制定的人士則疑惑，為何簡單的寄存器讀取會被視為“繁重”。“發現功能的成本僅是只讀寄存器，”Onufryk表示，“它實際上比PCIe枚舉更簡單，但原理非常相似。”

功能捆綁

一些人認為，各種功能可能會自然形成面向特定應用的組合，甚至可能得到UCIe聯盟的認可。

新思科技提供三種不同級別的UCIe接口IP，分別為“合規版”（Compliant）、“兼容版”（Compatible）和“定制版”（Custom）。“合規版完全符合UCIe規范，”Walia解釋道，“兼容版可以與另一端通信，但可能不符合規范的全部限制。定制版則會精簡功能，以降低功耗、優化指標并實現輕量化。”

這引發了關于“標準選項過多是否實用”的討論。“如果選項有清晰的層級劃分，則易于管理，”Ansys產品營銷總監Marc Swinnen表示，“但如果選項雜亂無章，每家企業都自成一派，那么標準將名存實亡。”

但即使是最接近標準的企業也可能有所調整。Onufryk表示：“英特爾內部使用UCIe時，會針對特定用例修改數據鏈路層，因為我們的出貨量極大。市場將決定哪些功能有用、哪些無用——有用的功能會不斷演進，無用的則自然淘汰。”

與BoW競爭

在BoW和UCIe的演進競爭中，兩者都通過定制專有實現進行競爭，并且這些定制版本可能會在一定程度上保留下來。

目前，BoW與UCIe的競爭尚無明確贏家。BoW通常被認為更輕量，而UCIe的新功能可能進一步強化了這一印象。考慮到UCIe的可選功能，問題隨之變成了：“在最小可行配置下，哪一標準更輕量？”

對此沒有明確答案。部分要素仍使 BoW 略占優勢，但選擇標準需考量的遠不止“重量”這一單一維度。收發器和信號布局是兩個功能示例。

BoW允許使用收發器。在通道的兩側各有一個發射器和接收器，可在同一條線路上發送或接收數據。使用標準技術時，這必須是半雙工通信。全雙工則需要兩條線路，每個方向各一條。

UCIe不允許使用收發器，所有通道都有兩條線路。這意味著，對于可能允許使用收發器的應用，BoW所需的線路數量僅為UCIe的一半。

作為該標準的一個獨特方面，UCIe還包含了凸塊細節。“UCIe 指定了凸塊的位置、接地和電源的數量、物理方向以及元件布局方式，”Donnelly指出。其目的是指定PHY占用空間（UCIe聯盟稱之為“外形尺寸”），以幫助評估實施的合規性。

BoW沒有這樣的要求，它允許任何凸點圖案或封裝尺寸和形狀。Donnelly表示：“你可以隨意設計凸點的深度或寬度，但使用BoW實現不同間距和PHY尺寸的芯粒互連接，可能比完全遵循UCIe規范更困難。”一些設計師認為，這種外形尺寸靈活性讓BoW變得更“輕”，至少就這一點而言。

一場文明之爭

UCIe和BoW之間的差異并非微不足道，甚至兩者的理念也截然不同。但兩者都有豐富的實際應用案例，因此雙方都有擁護者。宣傳“復雜功能為可選”這一理念，或將有助于UCIe實現更輕量級的設計。

然而，盡管競爭如此激烈，許多IP提供商和其他參與die-to-die互連的廠商都對這兩種標準持積極態度，不愿貶低其中任何一種。雙方公開的互相攻擊很少。因此，這與其說是一場全面戰爭，不如說是讓雙方各展所長，再看結果如何。

與此同時，專有的封閉設計仍將持續存在。部分原因可能源于標準的本質特性。“專有解決方案可以針對特定設計進行高度優化，在面積和功耗方面均能提供卓越的效率，”弗勞恩霍夫IIS自適應系統工程部高效電子部門負責人、先進系統集成組組長Andy Heinig表示，“此外，標準更新通常演進較慢，因為更新需要多個利益相關者達成共識。相比之下，專有方案可通過更快的迭代采用新功能。”

另一些人認為，實施行業標準的芯片間接口有很多好處。“如果要將芯粒作為產品出售，這些特性至關重要，”Arm架構產品管理總監Mark Knight表示，“但如果半導體公司將芯粒作為制造技術來混合工藝節點或將更多晶體管封裝在一起，而又不想出售芯粒，那么他們可能會選擇在這些芯粒之間使用定制接口。”

有一個企業明顯例外，不會盲目追隨標準化潮流。英偉達可以繼續利用其封裝內的NVLink，該技術正是為滿足企業自身芯粒的需求而設計的。

與此同時，其他企業都將密切關注這兩種標準，或許會挑選采用一些功能，并等待能夠帶來回報的市場的出現。