英特爾董事：未來芯片制造將更依賴刻蝕而非光刻

英特爾一位董事認(rèn)為，未來的晶體管設(shè)計可能會降低制造高端半導(dǎo)體時對先進光刻設(shè)備的需求。

ASML公司的極紫外（EUV）光刻機是現(xiàn)代先進芯片制造的支柱，因為它們使臺積電等公司能夠在硅片上打印極小的電路。據(jù)了解，EUV技術(shù)極為復(fù)雜，一臺EUV光刻設(shè)備需要多項跨學(xué)科技術(shù)的協(xié)同支持，才能實現(xiàn)具備成本效益的量產(chǎn)能力。ASML曾在多年前研究過其他技術(shù)路徑，但最終放棄。迄今并無可靠數(shù)據(jù)表明已有成熟的EUV系統(tǒng)正在開發(fā)中。

然而，這位英特爾董事認(rèn)為，未來的晶體管設(shè)計，包括環(huán)繞柵極場效應(yīng)晶體管（GAAFET）和互補場效應(yīng)晶體管（CFET），將更多地依賴光刻后的制造步驟，并降低光刻技術(shù)在制造高端芯片中的整體重要性。

一位不愿透露姓名的英特爾董事表示，未來的傳輸設(shè)計將減少對先進光刻設(shè)備的依賴，而更多地依賴刻蝕技術(shù)。雖然光刻機是最受關(guān)注的芯片制造設(shè)備，但制造芯片還涉及其他步驟。

光刻是該工藝的第一步，它將設(shè)計轉(zhuǎn)移到晶圓上。然后，這些設(shè)計通過沉積和刻蝕等工藝固定下來。在沉積過程中，芯片制造商將材料沉積在晶圓上，而刻蝕則選擇性地去除這些材料，從而形成芯片晶體管和電路的圖案。

英特爾董事表示，GAAFET和CFET等新型晶體管設(shè)計可以降低光刻機在芯片制造過程中的重要性。這些機器，尤其是EUV光刻機，由于能夠在晶圓上轉(zhuǎn)移或打印小型電路設(shè)計，在制造7nm及先進技術(shù)的芯片方面發(fā)揮了至關(guān)重要的作用。

設(shè)計轉(zhuǎn)移后，刻蝕會去除晶圓上多余的材料，最終完成設(shè)計。目前大多數(shù)晶體管設(shè)計遵循FinFET模型，其中晶體管連接到底部的絕緣材料，并通過控制其內(nèi)部電流的柵極。較新的設(shè)計，例如GAAFET，將柵極包裹在晶體管周圍，晶體管組并聯(lián)放置。超高端晶體管設(shè)計，例如CFET，將晶體管組堆疊在一起，從而節(jié)省晶圓上的空間。

英特爾董事表示，由于GaaFET和 CFET 設(shè)計從四面八方“包裹”柵極，因此去除晶圓上多余的材料至關(guān)重要。這種“包裹”要求芯片制造商橫向去除多余的材料，因此，與其增加晶圓在光刻機上的時間以減小特征尺寸，不如將更多精力放在通過刻蝕去除材料上。

來源：集微網(wǎng)

- End -

AI 浪潮席卷而來，你準(zhǔn)備好了嗎？

7 月 12 日蘇州 ICDIA 2025 創(chuàng)芯展 AI 開發(fā)者大會，破解工程化難題，預(yù)見未來藍(lán)海！摩爾線程等大咖分享，速來搶占先機，掃碼報名。

RISC-V 2030 研究報告

芯榜正撰寫《RISC-V 2030 研究報告》白皮書，意義重大，誠邀企業(yè)加入共構(gòu)生態(tài)。RISC-V 是中國打破芯片技術(shù)封鎖、實現(xiàn)自主可控的關(guān)鍵，可降企研發(fā)成本。有意者加微信 105887（注明 RISC-V）共筑未來。