1. 引言

高帶寬存儲器（High Bandwidth Memory, HBM）憑借其卓越的數據傳輸能力、低功耗特性及緊湊的封裝架構，已成為人工智能（AI）、高性能計算（HPC）、圖形處理單元（GPU）以及自動駕駛等關鍵技術領域的核心組件。隨著計算密度持續提升，傳統 TSV + 微凸點（Micro Bump）工藝在帶寬、功耗、封裝復雜性方面面臨嚴峻挑戰。

混合鍵合（Hybrid Bonding）作為新一代芯片互連技術，正加速滲透 HBM 封裝生態。本文系統梳理混合鍵合技術在 HBM 架構中的應用價值、關鍵工藝路徑及其對全球半導體產業鏈的潛在影響，旨在為行業提供戰略性參考。

2. 背景與挑戰

2.1 HBM 技術簡述

HBM 采用 3D 堆疊的 DRAM Die 結構，借助 TSV（Through Silicon Via）和微凸點實現垂直互連，相較傳統 DDR 架構，在單位面積內可提供數倍的帶寬性能。典型 HBM 產品包括 HBM2、HBM2E、HBM3 及最新的 HBM3E/4。

2.2 傳統互連工藝的限制

• 互連密度受限：微凸點間距通常為 40μm，限制了通道數量；
• 延遲偏高：多層結構帶來信號路徑延長，影響時鐘同步與吞吐；
• 封裝復雜性高：焊料使用帶來熱應力與可靠性問題；
• 功耗不可持續：互連電阻和寄生電容導致動態功耗偏高。

3. 混合鍵合技術概述

3.1 工藝原理

混合鍵合結合銅-銅（Cu-Cu）直接鍵合與介電層對介電層鍵合（SiO? 或 SiCN 等），實現無焊料、納米級互連。其核心特性包括：

• 超高密度互連（Bump Pitch <10μm）；
• 低 RC 延遲，提升信號完整性；
• 封裝緊湊性顯著提升
• 更高熱可靠性與機械穩定性

3.2 在 HBM 中的結構優化

項目

傳統工藝

混合鍵合

互連方式

TSV + 微凸點

TSV + Hybrid Bonding或全 Hybrid

最小間距

40μm

<10μm

層間互連

焊料連接

Cu-Cu 直接連接

功耗表現

低（可降低30%以上）

信號完整性

易干擾

出色（低串擾、高帶寬）

4. 應用架構演進路徑

4.1 混合架構

• 現階段主流方案：TSV 用于邏輯 Die 與 DRAM 堆疊連接，DRAM 層間采用 Cu-Cu 互連；
• 過渡技術：TSV 與混合鍵合混合使用，有助于平衡成本與性能。

4.2 全混合鍵合架構（未來方向）

• 完全取消 TSV
• 采用 100% Cu-Cu 互連；
• 實現高層數（>16 層）堆疊與超高密度封裝。

5. 產業生態與企業布局

5.1 存儲器廠商動態

公司

當前階段

混合鍵合部署情況

SK 海力士

HBM3E 已量產

HBM4 全面導入Hybrid Bonding

三星電子

HBM3 使用 TSV

HBM4 及后續產品開始導入Hybrid

美光科技

HBM3 采用 TSV

開發HBM4+Hybrid，2025年預計量產

臺積電

提供 CoWoS 封裝

在系統級封裝中推廣Hybrid Bonding

5.2 封裝設備供應鏈變動

• 當前主導者：韓美半導體、韓華燦光、SEMES 通過 TC 鍵合機壟斷 HBM3E 工藝；
• 混合鍵合推動者
• 應用材料（Applied Materials）：收購 Besi 股份，進入混合鍵合設備市場；
• 韓美半導體、韓華 Semitek：加速研發無助焊劑及混合鍵合工具；
• Micron：評估無助焊劑鍵合替代混合鍵合方案。

6. 未來趨勢與市場展望

6.1 技術趨勢

• HBM4 帶寬預期超過 2TB/s；
• 整體封裝功耗可降低 30~40%；
• 混合鍵合將與 Chiplet、3D IC 技術融合，構建更高集成度的系統封裝平臺。

6.2 市場預期

• 隨著 AI 大模型發展（如 LLM）對內存帶寬需求激增，混合鍵合型 HBM 市場將在 2025~2027 年迎來爆發；
• 混合鍵合相關封裝與設備市場將成為半導體產業下一個重點投資方向；
• 全球封裝設備主導權或從韓國廠商向歐美設備巨頭逐步轉移。

7. 結語

混合鍵合不僅是 HBM3E 和 HBM4 的關鍵技術支撐點，更可能成為整個高帶寬、低功耗系統封裝的新范式。其對功耗控制、信號完整性、封裝緊湊性和系統集成度的全面優化，為未來 AI/HPC 應用提供了堅實的基礎。隨著主流存儲廠商和設備企業加速布局，混合鍵合將在未來 3~5 年內成為高端封裝領域的“新基石”。