在快速發(fā)展的半導(dǎo)體行業(yè)中，通過(guò) 3D IC 實(shí)現(xiàn)小型化及復(fù)雜功能集成的趨勢(shì)正重塑著技術(shù)發(fā)展的未來(lái)。隨著行業(yè)預(yù)計(jì)，到 2030 年市場(chǎng)規(guī)模將增長(zhǎng)至驚人的 1 萬(wàn)億美元，西門子 EDA 站在這場(chǎng)技術(shù)革命的前沿，提供旨在加速 3D IC 設(shè)計(jì)創(chuàng)新和簡(jiǎn)化 3D IC 制造流程的先進(jìn)解決方案。

系列研討會(huì)將提供一套全面的解決方案： 3D IC 設(shè)計(jì)解決方案、集成驗(yàn)證和確認(rèn)、先進(jìn)封裝及協(xié)作、質(zhì)量驅(qū)動(dòng)的平臺(tái)。我們將利用先進(jìn)技術(shù)與全面行業(yè)知識(shí)的協(xié)同效應(yīng)，助力企業(yè)加快復(fù)雜 IC 的開(kāi)發(fā)，有效應(yīng)對(duì)行業(yè)核心挑戰(zhàn)，塑造 3D IC 設(shè)計(jì)的未來(lái)。

非公開(kāi)制會(huì)議

掃一掃，立即收聽(tīng)會(huì)議

(直播時(shí)間：每場(chǎng)當(dāng)天下午14:00開(kāi)始)

第一場(chǎng)會(huì)議

Innovator3D IC - 用于 3D IC 設(shè)計(jì)的綜合多物理場(chǎng)協(xié)同平臺(tái)

在本場(chǎng)研討會(huì)中我們將探討如何利用全新進(jìn)化的規(guī)劃設(shè)計(jì)工具，Innovator3D IC 進(jìn)行 3D IC 開(kāi)發(fā)的初期規(guī)劃。這些先進(jìn)的工具將成為進(jìn)入 3D IC 設(shè)計(jì)的座艙，提供針對(duì)各種不同應(yīng)用需求的功能。此外，它們還將成為連接各種驗(yàn)證設(shè)計(jì)工具包含多物理場(chǎng)可靠度驗(yàn)證的樞紐，整合并簡(jiǎn)化整個(gè)開(kāi)發(fā)過(guò)程。

演講嘉賓

王志宏，西門子 EDA客戶技術(shù)經(jīng)理

負(fù)責(zé)亞太區(qū) IC 封裝解決方案，涵蓋設(shè)計(jì)、驗(yàn)證、布局及模擬。15年以上經(jīng)驗(yàn)在集成電路和系統(tǒng)測(cè)試行業(yè)，在集成電路設(shè)計(jì)及封裝領(lǐng)域超過(guò)5年經(jīng)驗(yàn)。

第二場(chǎng)會(huì)議

使用 Calibre 3DThermal 精準(zhǔn)解決 3D IC 中的熱效應(yīng)挑戰(zhàn)

隨著集成電路技術(shù)的進(jìn)步，熱效應(yīng)對(duì) 3D IC 設(shè)計(jì)的影響越來(lái)越顯著。

本場(chǎng)將探討這些工具如何幫助我們識(shí)別和解決封裝過(guò)程中的熱問(wèn)題，從而提高設(shè)計(jì)效率和可靠性。這些熱分析工具不僅可以提供準(zhǔn)確的熱分析結(jié)果，還可以指導(dǎo)我們采取適當(dāng)?shù)拇胧﹣?lái)降低熱風(fēng)險(xiǎn)，為成功實(shí)現(xiàn) 3D IC 設(shè)計(jì)提供技術(shù)支持和保證。

演講嘉賓

江靜枝，西門子 EDA Calibre 高級(jí)應(yīng)用工程師

2018年加入西門子 EDA，負(fù)責(zé) Calibre Design Solution 系列產(chǎn)品的應(yīng)用推廣和技術(shù)支持。對(duì)于支持 fabless 使用 Calibre 物理驗(yàn)證流程，提供專業(yè)先進(jìn)的 Calibre 物理驗(yàn)證新方案有豐富經(jīng)驗(yàn)。

非公開(kāi)制會(huì)議

掃一掃，立即收聽(tīng)會(huì)議

第三場(chǎng)會(huì)議

可從 2D 擴(kuò)展到 3D 設(shè)計(jì)的可測(cè)試性設(shè)計(jì)（DFT）

在本場(chǎng)研討會(huì)中，我們將討論 Tessent 如何利用一致的方法將其領(lǐng)先的 2D DFT 解決方案擴(kuò)展到多芯片集成領(lǐng)域。

• 探討多芯片集成技術(shù)新趨勢(shì)的定制方法，以及支持這些技術(shù)的生態(tài)系統(tǒng)。

• 介紹Tessent的尖端解決方案，包括符合 IEEE1838 標(biāo)準(zhǔn)的多芯片集成和符合 IEEE1687 標(biāo)準(zhǔn)的 IJTAG 測(cè)試訪問(wèn)機(jī)制、創(chuàng)新的分層 DFT 解決方案（如流式掃描網(wǎng)絡(luò) ，SSN），以及用于已知好芯片（KGD）測(cè)試和芯片到芯片互連測(cè)試的全面故障覆蓋技術(shù)。

• 如何通過(guò)在設(shè)計(jì)階段早期集成 DFT，Tessent 可簡(jiǎn)化可靠的缺陷檢測(cè)，減少開(kāi)發(fā)時(shí)間和成本，并實(shí)現(xiàn)高良率。
  

演講嘉賓

曹軒，西門子 EDA Tessent 主任應(yīng)用工程師

2021年加入西門子 EDA，現(xiàn)擔(dān)任西門子 EDA Tessent 主任應(yīng)用工程師，負(fù)責(zé) Tessent 系列產(chǎn)品的技術(shù)支持和推廣，從事 DFT 相關(guān)工作近12年，曾負(fù)責(zé)并參與從 40nm 到 5nm 等芯片的 DFT 設(shè)計(jì)，實(shí)現(xiàn)和量產(chǎn)測(cè)試。

第四場(chǎng)會(huì)議

透過(guò) xPD 的創(chuàng)新方法實(shí)現(xiàn)高效的 3D IC 封裝和菊花鏈設(shè)計(jì)

本研討會(huì)將探討利用先進(jìn)封裝布局工具 xPD 應(yīng)對(duì)先進(jìn)封裝時(shí)所面臨挑戰(zhàn)的問(wèn)題。通過(guò)介紹 xPD 如何有效且快速地完成先進(jìn)封裝中復(fù)雜的菊花鏈設(shè)計(jì)，展示 xPD 的功能，旨在展示它們?cè)诳朔?fù)雜性和提升整個(gè)設(shè)計(jì)過(guò)程中的效率方面的優(yōu)越性。

演講嘉賓

林東翰，西門子 EDA 應(yīng)用工程師

Tony Lin 專長(zhǎng)于先進(jìn)封裝設(shè)計(jì)（Advanced Packaging）領(lǐng)域，負(fù)責(zé)從規(guī)劃（planning）、Layout 布局設(shè)計(jì)到驗(yàn)證工具導(dǎo)入與流程最佳化，涵蓋2.5D/3D IC 高密度整合技術(shù)，并持續(xù)推動(dòng)封裝設(shè)計(jì)驗(yàn)證自動(dòng)化及標(biāo)準(zhǔn)化作業(yè)。

第五場(chǎng)會(huì)議

UCIe IP 擴(kuò)展連接性以及 3D IC VIP 驗(yàn)證

海量大數(shù)據(jù)應(yīng)用推動(dòng)高效數(shù)據(jù)處理需求。越來(lái)越多新型 ASIC 不再采用單一整體式設(shè)計(jì)，而是朝著芯粒設(shè)計(jì)的方向發(fā)展，以便實(shí)現(xiàn)更高的總體性能輸出，這催生了芯片粒高速連接需求，UCIe 因覆蓋多層架構(gòu)而占據(jù)領(lǐng)先地位，其集成度高、帶寬大、功耗低、延遲短，助力開(kāi)發(fā)者實(shí)現(xiàn)性能目標(biāo)并快速上市。UCIe 從 2D 向 3D 演進(jìn)以滿足數(shù)據(jù)傳輸需求，流片前驗(yàn)證芯片間連接設(shè)計(jì)至關(guān)重要。

本場(chǎng)演講會(huì)將重點(diǎn)介紹 Avery 針對(duì) UCIe 的 VIP 解決方案，展示其使用方法、與 AMBA 的集成，以及回調(diào)機(jī)制和錯(cuò)誤注入驗(yàn)證方式，探討 UCIe 2.0 特性及 Avery VIP 的支持，旨在幫助與會(huì)者優(yōu)化 UCIe VIP，實(shí)現(xiàn)穩(wěn)健設(shè)計(jì)驗(yàn)證。

演講嘉賓

華臻浩，西門子 EDA 應(yīng)用工程師

2022年加入西門子 EDA 數(shù)字前端驗(yàn)證團(tuán)隊(duì)，目前專注于 Avery 驗(yàn)證 IP 的推廣與技術(shù)支持，推動(dòng)驗(yàn)證 IP 業(yè)務(wù)在中國(guó)大陸的發(fā)展。亦有支持 Questa 仿真平臺(tái)與形式化驗(yàn)證工具的經(jīng)驗(yàn)，致力于為客戶提供高效的前端驗(yàn)證解決方案與工具組合，與研發(fā)部門保持緊密合作，為客戶提供優(yōu)質(zhì)支持。

非公開(kāi)制會(huì)議

掃一掃，立即收聽(tīng)會(huì)議