小芯片（Chiplets）在半導體功能和生產效率方面帶來了巨大飛躍，就像40年前軟IP（知識產權核）所做的那樣，但要實現這一愿景，仍有許多工作要做。這需要一個生態系統，而目前該生態系統還處于非常初級的階段。

如今，許多公司已經達到了光刻掩膜版的極限，被迫轉向多芯片解決方案，但這并沒有催生一個即插即用的小芯片市場。這些早期系統無需遵循標準即可運行，且它們追求的效益也不盡相同。從設計角度來看，它們仍然是在構建一個大型系統。

“小芯片背后的理念是分而治之，”西門子EDA部門Tessent硅測試解決方案DFT流程產品經理Vidya Neerkundar表示，“這樣能以更快的速度完成，同時還能獲得更高的良率等所有好處。然而，在分而治之的過程中，你還需要考慮其他問題。解決一個問題后，又會出現另一個問題。你總是在不斷解決問題，努力追趕。”

人們對這些新問題的全面理解仍在不斷發展中。“我們知道如何制造標準小芯片，”Marvell公司定制解決方案技術副總裁兼首席技術官Mark Kuemerle表示，“那就是HBM，目前它是唯一的標準。它是在JEDEC（固態技術協會）中定義的。標準中規定了x、y方向的尺寸，以及如何連接。

任何人都可以制造出與之兼容的產品。但要使開放的小芯片市場運作起來，必須具備同樣嚴格的標準。這看似不是一個驚天動地的概念，但實際上它確實具有劃時代的意義。如果我們能做到這一點，就能實現資源共享。而當我們把同樣的概念應用到3D領域時，哇！如果我們能將可能用于堆疊的SerDes IP（串行/解串器IP核）的接口標準化，或者將用于無線或航空航天領域的數據轉換器標準化，并且有足夠多的人對這些標準化感興趣，那么我們就能實現接口的標準化。這樣，作為設計師，當我構建連接所有部件的基礎芯片時，我就可以鎖定這個基礎，并在其周圍構建其他所有部件。這確實有助于推動3D集成設計的普及。”

關鍵在于要有足夠多的人達成共識。“最大的問題是，‘行業的具體需求是什么？”Fraunhofer IIS自適應系統研究所先進混合信號自動化組組長Benjamin Prautsch表示，“很多人都在相互等待。有些公司需要站出來，在不同利益方之間進行調解，并嘗試找到共同點。答案很大一部分在于在生態系統中找出或確定正確的路徑。”

這可能需要比一些人預期的更長的時間。“標準仍在不斷演變，”Cadence公司SSG產品營銷總監Mayank Bhatnagar表示，“像UCIe這樣的標準正在被全行業所采用，我相信它會取得成功，但我們距離這一目標還有幾年時間。我不期望在接下來的三到五年內實現這一目標。我們可能在21世紀30年代才會看到行業標準小芯片的普及。”

需要標準

封裝、測試、設計、功能通信、實現層面的互連等方面都需要標準。目前，每個人都遵循自己的標準。“現在有點像西部牛仔時代，”Ansys公司產品營銷總監Marc Swinnen表示，“這很好，讓百花齊放。但該使用哪種封裝技術呢？選項太多了。每個OSAT（外包半導體組裝和測試）廠商都有自己的特色，還有這些特色的變體，但并非所有都能取得主流成功。這個市場遲早會經歷一次洗牌。沒人愿意押錯寶，被困在一種無人使用的古怪技術上。因此，行業需要整合。”

封裝技術正在追趕半導體行業的規范性。“對于中介層（interposer）而言，頂級晶圓廠和OSAT廠商對規則和技術參數的定義各不相同，”新思科技工程副總裁Abhijeet Chakraborty表示，“這些對于使用中介層組裝芯片是必要的，但目前它們都有不同的參數和標準。對于物理驗證運行集，它們有不同的開發方法和范式。希望所有這些都能變得更加規范化，這都將有所幫助。我們正處于一個巨大而激動人心的開發變革時期。從晶圓廠到垂直整合公司的架構師，再到EDA和標準化等領域，整個生態系統都在解決許多非常有趣且重要的問題。這一切變化得非常快，雖然看起來任務艱巨，但這是必要的，只有這樣，我們才能找到真正適用于大眾3D-IC開發的解決方案。”

雖然每個標準都可能有所幫助，但需要達到一定的規模效應。“當英特爾發起UCIe小組時，大家都非常興奮，”Marvell公司的技術副總裁兼定制解決方案首席技術官Mark Kuemerle表示，“有了芯片到芯片的接口，大家都認為小芯片真的要起飛了。但實際上并沒有改變什么。原因是還需要很多其他的東西。將這些部件連接在一起會帶來很多復雜性，比如測試。你必須弄清楚如何讓這些小芯片相互通信，以便對它們進行全面的測試覆蓋。”

這些標準正在制定中。“早在上世紀90年代，就有了IEEE1149.1標準，它討論了如何將每個芯片連接到電路板，”西門子的Neerkundar表示，“當時有一種語言——BSDL。現在有IEEE 1838標準，它描述了PTAP-/STAP-類型的機制，說明了如何在3D-IC堆疊中使用它。你還可以在2.5D中使用它。其他標準也在制定中。P3405是IEEE的一個標準，討論了互連測試和修復。如果你自己設計，你能用它做什么？還有P1838A，它討論了3D-IC的邊界掃描接口。”

必要的標準清單還在不斷增加。“對于靜電放電（ESD），我們遵循IEC 61000標準，”Ansys公司產品經理Takeo Tomine表示，“該標準定義了機器模型、人體模型和電荷器件模型。這些是每個電氣工程師從芯片到模塊再到系統都需要遵循的標準。在芯片方面，他們確實遵循了指導原則，晶圓廠也制定了設計規則手冊來與這些標準保持一致，并提供了某些限制。”

標準通常會避免某些方向不明確的問題。“標準避免定義可能高度變化的事物，”Cadence公司的Bhatnagar表示，“例如，UCIe沒有定義通道應該如何實現。英特爾是創始成員，擁有其EMIB技術，但標準避免了要求使用任何特定技術。它確實定義了通道的一些方面，如電壓傳輸函數（VTF）和串擾規范。我們已經看到一些非常深奧的通道被創建出來以滿足要求，但它們看起來與標準最初的想法大不相同。”

一些問題仍然存在。“我們無法定義接口，”NHanced公司的總裁Robert Patti表示，“我們可以定義物理接口的電源、地線和間距。但我們無法嘗試定義電壓。我們可以在每個小模塊中定義一個電源環，然后在這個模塊中有信號，以及層與層之間的信號。讓人們坐在一起就電源等物理要求達成一致可能是可行的。但邏輯協議則因人而異。如果你想讓我在這兩組電路之間疊加某種邏輯協議，我不想浪費時間延遲。我不需要同步它。我不想花費電路資源，當然也不想花費延遲或功耗。”

這揭示了核心問題。“挑戰在于行業希望有一個標準，”Fraunhofer的Prautsch表示，“他們希望盡可能標準化。但他們不希望有額外的開銷。”

就像軟IP一樣，小芯片也需要一套交付物才能成功集成。“我們需要哪些模型？”西門子中央工程解決方案總監Pratyush Kamal問道，“行業正在努力解決這個巨大的差距。臺積電有他們的3D Blocks語言，并試圖在IEEE內部公開。OCP內部也在進行類似努力，但即使在那里，他們也沒有完全定義所有需要的東西。以一個3D IC為例，你有一個橫跨兩個芯片的混合信號電路。當你交付這個小芯片時，雖然有物理形態，但你仍然需要交付與這個完整堆疊相關的SPICE網表，以便進行完整模擬。大多數時候，當你進行小芯片集成時，你并不一定想深入了解小芯片內部。我們抽象出這些細節。我們只關心接口邊界，但有些分析需要小芯片的完整視圖暴露給組裝商和封裝設計師。”

組織挑戰

在為基于小芯片的生態系統做準備時，公司必須審視自己的組織架構并做好準備。“大多數大型公司都有項目和計劃來開始加速3D-IC的發展，”Ansys的Swinnen表示，“他們需要重組。封裝在一個組，熱管理在另一個組，可靠性在第三個組，而芯片設計則在另一個獨立的組。3D-IC需要所有這些組緊密合作，甚至在原型設計階段就需要如此。公司目前的組織架構并不適合這一點。他們需要在團隊和管理職責上進行一些內部調整，以便能夠匯集必要的專業知識。”

流程也需要改變。“在布局規劃階段，你必須考慮如何在多個芯片之間分配功能，”Bhatnagar表示，“層次化分區正在發生變化，因為如果你不這樣做，就會遇到問題。也許你無法利用設計中可以放入舊工藝節點的某一部分，或者你最終會遇到兩個芯片之間需要非常大帶寬的要求。這些問題本可以通過更好的布局規劃或仔細的分區來避免。在進行層次化分區時，思路必須正確。它影響芯片之間需要傳輸的數據量，影響芯片的溫度，影響它們之間的距離，以及你能容忍的延遲。只有通過仔細的架構規劃，才能最小化這些影響。”

測試受到的影響很大。“你不能在組裝后再進行測試，因為你需要確保在組裝前使用的部件都是合格的，”Neerkundar表示，“你需要在晶圓級別進行測試。這意味著你需要在這些芯片上設置某種類型的接觸機制，盡管這些芯片的引腳（它們堆疊在組裝堆棧的頂部）并不會作為封裝引腳伸出。但在晶圓分選時，你需要能夠與它們通信。業界稱之為犧牲焊盤，你有常規的C4凸點或標準的凸點間距，用于連接和接觸以進行晶圓分選。但這些凸點和間距在組裝成堆棧后使用的微凸點要高。你需要兩種路徑：一種是通過犧牲焊盤進行測試，另一種是通過標準凸點。一旦組裝好，你就必須通過微凸點進行重新測試。”

行業本身也需要組織起來。“要讓這一技術在特定應用中取得成功，必須有足夠多的公司對此感興趣并共同努力，”Kuemerle表示，“如果八家不同的公司（四家特定3D小芯片的用戶和四家開發者）花三年時間在標準組織中爭論封裝尺寸、供電方式、信號引腳分配、數據速率等細節，那么這可能會實現。他們必須深入到非常詳細的層面進行檢查。這在內存領域已經發生過，也可以在其他應用中實現。”

工具和流程

如今，異構集成主要由垂直整合的公司進行，這有其合理原因。“這種設計類型非常復雜，”Kuemerle表示，“當我們開展基于小芯片的項目或3D項目時，我們會創建一個完整的驗證環境來支持該項目。如果你擁有所有輸入，那么你可以確保實現目標，并在它們之間實現所需的功能。雖然有一些工具正在開發中以幫助實現這一點，但目前還沒有能無縫實現這一點的工具。你必須構建定制化的環境，以便能夠并行開展這些開發項目。物理實現也是如此。我們仍在檢查以確保芯片之間的匹配良好，因為你需要通過基底芯片和中間芯片將所有需要的內容傳輸到頂層芯片。我們必須確保提供正確的連接。你可以使用工具來幫助實現這一點，但還需要實施另一層級的定制檢查，以確保成功。”

當所有部件一起設計時，可以構建流程。“多小芯片集成需要系統級協同設計，”Rapidus Design Solutions現場首席技術官Rozalia Beica表示，“這需要熱模型和功耗模型，以及互連模型。這些模型能夠實現小芯片、封裝和基板的同步設計和集成，確保準確的熱管理和功耗管理，以及小芯片之間的可靠通信。”

這些芯片不需要標準流程。“我們有很多客戶在進行3D設計，但都是自己摸索的，”NHanced公司的Patti表示，“他們使用標準工具，但都是手動進行這些考慮。他們會編寫腳本，會臨時提出修復冗余方案。他們會決定如何篩選部件，以確保使用已知合格的芯片。所有這些都是使用EDA工具的手動操作，但這些工具可能也只是二維工具。我們有很多基于機構知識的經驗法則。EDA工具在HPC集群、加速器等領域有立足之地，因為它們都聚焦于UCIe接口。雖然有一種標準化的感覺，但客戶群仍然很小。”

要實現開放市場的小芯片經濟，必須分離這些鏈接。“當你有多個來自不同來源的小芯片時，必須進行系統級分析，”新思科技的Chakraborty表示，“這意味著你需要與這些小芯片相關的分析模型。它們可以是芯片熱模型，例如。同樣，你需要用于IR和EMIR分析的功耗模型。然后，你還需要分析廣泛的應力和熱機械應力類別。你無法在芯片層面真正分析這些。那么，在混合匹配來自不同供應商的芯片和解決方案時，如何在系統層面進行分析？安全性也很重要，尤其是當你重用其他供應商的小芯片和解決方案時。你如何確保芯片的安全性和完整性？所有這些事情都非常重要，必須以可靠的方式結合起來。”

行業必須明確小芯片供應商必須提供什么，以及他們可以隱藏什么。“我們有模型，能夠定義到每個凸點的IR下降，而不泄露凸點下的內容，”Bhatnagar表示，“與任何IP一樣，總會有擔心在模型中泄露過多信息的問題。模型也需要足夠準確。人們最初會在封閉的生態系統中工作，在那里他們信任其生態系統合作伙伴會正確使用模型。隨著這些模型的成熟，它們將足夠詳細，而不會泄露核心秘密。就像供需關系一樣，模型生成和模型消費將同步進行。這就是為什么我認為三到五年內不會形成市場的原因。不是因為人們沒有開發芯片的知識。我們有完全集成的3D-IC工具，可以讀取所有模型并進行分析。工具和模型定義都已具備，但信任需要時間來建立。”

目前，沒有人擁有完整的必要文件或模型列表。“我們目前正在整理工具和接口文件格式的列表，甚至在將設計從一個合作伙伴移交給另一個合作伙伴時，也會意識到潛在的挑戰，”Prautsch表示，“關鍵是接口挑戰。我們必須從雙方的角度來看。封裝設計公司和芯片設計公司必須了解彼此的設計世界。”

慢慢地，一切都會整合起來。“你不能說工具需要發展，或者標準需要發展。你需要讓它們一起發展，”Neerkundar表示，“你需要有支持標準化的工具。然后，行業就可以研究如何設計小芯片、購買小芯片，并從A供應商、B供應商和C供應商處獨立組裝它們，然后制作出自己獨特的產品。我們還沒到那一步。”

原文：

https://semiengineering.com/development-flows-for-chiplets/