公眾號記得加星標??，第一時間看推送不會錯過。

來源：內容來自IEEE。

英特爾、三星和臺積電等芯片制造巨頭預見到未來硅晶體管的關鍵部件將被厚度僅為幾個原子的半導體所取代。盡管他們已經報告了朝著這一目標取得的進展，但普遍認為這一未來還需要十多年的時間。

如今，一家從麻省理工學院分離出來的初創公司CDimension聲稱已經破解了制造商業規模二維半導體的密碼，并預計芯片制造商將在原有時間的一半內將其集成到先進的芯片中。

CDimension開發了一種在硅上生長二硫化鉬（MoS2 ） ——一種二維半導體的工藝，該工藝溫度足夠低，不會損壞底層硅電路。這有望在現有硅電路上方集成多層二維晶體管，并最終實現由二維器件制成的多層 3D 芯片。

“很多人認為二維半導體仍處于實驗室階段，”CDimension 首席執行官兼聯合創始人朱嘉迪（Jiadi Zhu）表示。“但 CDimension 擁有專為二維材料生長設計的專有工具……而且我們已經解決了許多關鍵的（二維材料）問題，包括晶圓級均勻性、器件性能和變化、器件可靠性以及與硅制造工藝的兼容性。”

他表示，總而言之，二維半導體已準備好進入工業化發展階段。

CDimension 的許多計劃都取決于一種專有工藝，它使用這種工藝在僅約 200°C 的溫度下在硅和其他基板上在整個 300 毫米晶圓上生長單層MoS2。2D材料通過化學氣相沉積形成，其中蒸發的前體化學物質在表面發生反應以覆蓋表面。但通常制造 2D 材料的反應需要高達 1000°C 的溫度。這個溫度太高了，會損壞制造晶體管所需的任何底層結構。如今，研究人員通過單獨沉積 2D 半導體然后將其精確地轉移到硅芯片上來解決這個問題。但 CDimension 的系統可以直接在硅芯片上生長材料而不會造成損壞。

這家初創公司目前的部分業務是運送生長有二維材料的硅晶圓，以便客戶對其進行評估并構建器件。或者，客戶可以發送已經加工好的晶圓，使其上帶有硅電路或結構。CDimension 隨后可以在晶圓上生長二硫化鉬或其他二維材料，并將其送回給客戶，這樣客戶就可以將一層二維器件與硅電路集成在一起。

后者可能是二維半導體的首個工業化應用。“我們正在展示硅加二維材料的可能性，”朱教授說。“但二維材料也可能用于高度可擴展的邏輯器件。這可能是下一步。”

英特爾、三星和臺積電等芯片制造商在 2024 年 12 月的IEEE 國際電子設備會議上 報告了旨在用 MoS2 和其他 2D 半導體取代未來晶體管中的硅納米片的研究。在同一會議上，朱和他的 IEEE 院士Tomás Palacios和Jing Kong麻省理工學院實驗室的同事們證明，低溫合成可以生產具有多個堆疊通道的 MoS2晶體管，類似于納米片晶體管。（Palacios 是 CDimension 的戰略顧問。）通過縮小設備尺寸，該團隊預測此類設備在功耗、性能和占用面積方面可以滿足甚至超越未來 10A（1 納米）節點的要求。

朱先生表示，采用二維半導體的一大動機是降低功耗。晶體管在開啟（動態功耗）和關閉（靜態功耗）時都會損耗功率。由于二維晶體管的厚度僅為 0.6 納米多一點，因此其工作電壓僅為當今硅器件的一半，從而節省了動態功耗。當它們關閉時，最需要擔心的是漏電流。但二硫化鉬的帶隙是硅的兩倍多，這意味著電荷泄漏到器件中需要更多的能量。朱先生表示，使用 CDimension 材料制造的器件功耗僅為硅器件的千分之一。

除了電子傳導（n型）半導體二硫化鉬（MoS2 ）外，這家初創公司還提供p型半導體二硒化鎢，以及二維絕緣膜，例如六方氮化硼。如果二維半導體想要在未來的CMOS芯片中占據主導地位，那么所有這些技術組合都是必需的。

https://spectrum.ieee.org/cdimensions-2d-semiconductors?utm_source=homepage&utm_medium=hero&utm_campaign=2025-07-17&utm_content=hero5

*免責聲明：本文由作者原創。文章內容系作者個人觀點，半導體行業觀察轉載僅為了傳達一種不同的觀點，不代表半導體行業觀察對該觀點贊同或支持，如果有任何異議，歡迎聯系半導體行業觀察。

今天是《半導體行業觀察》為您分享的第4098期內容，歡迎關注。

加星標??第一時間看推送，小號防走丟

求推薦