在原子級(jí)厚度的二維（2D）半導(dǎo)體中調(diào)節(jié)載流子密度是一項(xiàng)挑戰(zhàn)，其物理空間有限，難以容納電荷摻雜劑。

在此，湖南大學(xué)段曦東教授等人報(bào)道了一種在III型范德華異質(zhì)結(jié)構(gòu)中，通過外部柵極可以極大地調(diào)節(jié)層間電荷轉(zhuǎn)移摻雜，從而實(shí)現(xiàn)超摻雜效應(yīng)。系統(tǒng)的柵控霍爾測(cè)量揭示，調(diào)節(jié)后的載流子密度約為柵極電容電荷的五倍，實(shí)現(xiàn)了每平方厘米1.49×1014個(gè)空穴的超高二維空穴密度，遠(yuǎn)超典型介電擊穿所限制的最大可能靜電摻雜極限。這種高效的空穴摻雜使得高性能p型二維晶體管得以實(shí)現(xiàn)，其接觸電阻極低，約為0.041千歐·微米，且導(dǎo)通態(tài)電流密度創(chuàng)紀(jì)錄地達(dá)到約2.30毫安/微米。

相關(guān)文章以“Gate-driven band modulation hyperdoping for high-performance p-type 2D semiconductor transistors”為題發(fā)表在Science上！

原子級(jí)二維半導(dǎo)體（2DSCs）因其對(duì)短通道效應(yīng)的優(yōu)異抵抗力而受到廣泛關(guān)注。調(diào)整半導(dǎo)體中的載流子密度對(duì)于控制其基本電子特性和器件性能至關(guān)重要。例如，通過離子注入等替代晶格摻雜方法，通常用于控制載流子密度并減少傳統(tǒng)半導(dǎo)體中的接觸電阻。然而，在2DSCs中，由于其原子級(jí)薄的共價(jià)晶格，物理空間不足以容納足夠的晶格摻雜劑，這會(huì)嚴(yán)重?fù)p害晶格結(jié)構(gòu)和電子特性。此外，現(xiàn)有的先進(jìn)離子注入摻雜技術(shù)通常不適用于2DSCs，因?yàn)楦吣茈x子注入過程可能會(huì)嚴(yán)重破壞原子級(jí)薄的晶格，從而降低其電子性能。

通過選擇特定的表面吸附物（分子或離子）進(jìn)行電荷轉(zhuǎn)移摻雜，已被用于在不改變?cè)级S共價(jià)晶格的情況下調(diào)整2DSCs的電子特性。然而，這類表面摻雜過程通常需要采用強(qiáng)烈的化學(xué)處理，這會(huì)引入表面雜質(zhì)或庫(kù)侖散射中心，從而可能損害電荷傳輸性能。此外，這種表面吸附摻雜通常表現(xiàn)出有限的穩(wěn)定性，并且通常與制造超短通道器件所需的高分辨率光刻工藝不兼容。

在2DSCs中，持續(xù)存在的載流子密度調(diào)整挑戰(zhàn)，從根本上限制了實(shí)現(xiàn)足夠低的接觸電阻（RC）和探索2D晶體管性能極限的能力。減少金屬電極與半導(dǎo)體通道之間的接觸阻抗是半導(dǎo)體器件中的一個(gè)普遍難題，尤其在超短通道晶體管中，接觸電阻幾乎決定了總電阻和最終的開關(guān)速度。大多數(shù)金屬-半導(dǎo)體接觸通常存在顯著的肖特基勢(shì)壘，這是由于能帶錯(cuò)位或通用費(fèi)米能級(jí)釘扎效應(yīng)造成的。為應(yīng)對(duì)這一挑戰(zhàn)，半導(dǎo)體行業(yè)通常通過摻雜雜質(zhì)來增加接觸區(qū)域的載流子密度，這可以縮小肖特基勢(shì)壘寬度，從而提高隧穿注入效率并降低RC。然而，對(duì)于2DSCs而言，這種方法仍然面臨挑戰(zhàn)，將雜質(zhì)摻雜劑融入原子級(jí)薄的二維晶格中存在困難。為了減少RC，研究人員嘗試了多種策略，這些策略在顯著降低n型2DSCs的RC方面取得了成功，但對(duì)于p型2DSCs來說，由于實(shí)際操作中的幾個(gè)難題，如缺乏適合低溫沉積的低熔點(diǎn)高功函數(shù)金屬，這些策略的效果通常較差。

本文報(bào)道了一種通過形成單層SnS2（1L-SnS2）與雙層WSe2（2L-WSe2）之間的范德華異質(zhì)結(jié)構(gòu)（vdWHs），實(shí)現(xiàn)二維硫化物晶體摻雜的門控可調(diào)帶調(diào)制方法。當(dāng)電子從WSe2的價(jià)帶（VB）轉(zhuǎn)移到SnS2的導(dǎo)帶（CB）時(shí)，會(huì)在雙層WSe2中產(chǎn)生空穴摻雜效應(yīng)。通過硅（Si）背柵施加外部柵極偏壓，使用氮化硅（SiNx）作為柵極絕緣層，可以調(diào)節(jié)層間電荷轉(zhuǎn)移摻雜，從而實(shí)現(xiàn)超越典型介電擊穿所限制的最大靜電摻雜極限的超摻雜效果。系統(tǒng)性的門控霍爾測(cè)量顯示，調(diào)制后的載流子密度大約是柵極電容電荷的五倍，達(dá)到了1.49×1014 cm2的超高二維空穴密度。這種高空穴密度使得p溝道二維晶體管的最小RC值為~0.041 kΩ μm，最大導(dǎo)通狀態(tài)電流密度（Ion）為~2.30 mA/μm。

圖1：1L-SnS2/2L-WSe2vdWHs中的調(diào)制摻雜。

圖2：通過柵極可調(diào)帶調(diào)制技術(shù)可在1L-SnS2/2L-WSe2vdWHs中實(shí)現(xiàn)超高的二維載流子密度。

圖3：在1L-SnS2/2L-WSe2vdWHs場(chǎng)效應(yīng)晶體管中實(shí)現(xiàn)超低RC值。

圖4：在1L-SnS2/2L-WSe2vdWHs場(chǎng)效應(yīng)晶體管中實(shí)現(xiàn)超高絕緣體和超低阻抗。

綜上所述，本文提出了一種通過柵極可調(diào)帶調(diào)制實(shí)現(xiàn)超高的二維半導(dǎo)體（2DSCs）載流子密度的策略。研究表明，III型1L-SnS2/2L-WSe2vdWHs的形成，其帶排列被破壞，使得電子能夠從2L-WSe2的價(jià)帶向1L-SnS2的導(dǎo)帶轉(zhuǎn)移，從而在2L-WSe2中產(chǎn)生空穴摻雜效應(yīng)。通過在合成的SnS2/WSe2 vdWHs進(jìn)行幾乎完美的界面進(jìn)行電荷轉(zhuǎn)移，實(shí)現(xiàn)了超越典型介電擊穿所限制的最大靜電摻雜極限的超摻雜效果。這使得二維載流子密度達(dá)到了1.49×1014 cm2，從而實(shí)現(xiàn)了最低RC值~0.041 kΩ μm，創(chuàng)下了ON態(tài)電流密度~2.30 mA/μm的記錄，并且在p溝道二維晶體管中實(shí)現(xiàn)了最低總阻抗0.27 kΩ μm。這一策略具有普遍性，可以擴(kuò)展到其他vdWHs，如1L-In2Se3/2L-WSe2和1L-SnSe2/2L-WSe2 vdWHs，這些材料具有部分重疊的III型帶對(duì)齊或略微錯(cuò)位的II型帶對(duì)齊。無論具體的對(duì)齊方式如何，施加負(fù)柵極都會(huì)減少層間帶隙，產(chǎn)生超摻雜效應(yīng)。因此，本文的研究定義了一種通用的帶調(diào)制摻雜方法，可以在二維晶體管中將載流子密度調(diào)至超過介電極限。

Bei Zhao?, Zucheng Zhang?, Junqing Xu?, Dingli Guo, Tiancheng Gu, Guiming He, Ping Lu, Kun He, Jia Li, Zhao Chen, Quan Ren, Lin Miao, Junpeng Lu, Zhenhua Ni, Xiangfeng Duan, Xidong Duan*,Gate-driven band modulation hyperdoping for high-performance p-type 2D semiconductor transistors,Science, https://www.science.org/doi/10.1126/science.adp8444

（來源：網(wǎng)絡(luò) 版權(quán)屬原作者 謹(jǐn)致謝意）