公眾號(hào)記得加星標(biāo)??，第一時(shí)間看推送不會(huì)錯(cuò)過。

來源：內(nèi)容來自hardwaretimes，謝謝。

英特爾轉(zhuǎn)向混合核心架構(gòu)旨在提升多線程性能并優(yōu)化移動(dòng)設(shè)計(jì)的能效。前者取得了一定成功，而后者卻慘敗。英特爾第 12 代和第 13 代 CPU 的效率遠(yuǎn)低于競爭對(duì)手的銳龍產(chǎn)品，E 核心在延遲敏感型任務(wù)中經(jīng)常會(huì)降低性能。那么，藍(lán)隊(duì)接下來會(huì)如何發(fā)展呢？

英特爾 P-Core 路線圖 2026-28：The Lion, Cougar & Coyote

Lion Cove：Lion Cove 核心架構(gòu)為英特爾 Arrow 和 Lunar Lake 處理器的 P 核提供支持。它擴(kuò)展了核心前端，包括分支預(yù)測器、提取指令、解碼器和運(yùn)算緩存。它將執(zhí)行后端拆分為獨(dú)立的矢量和整數(shù)流水線。

Lion Cove 擁有更寬的后端，包括 ROB、重命名和退役緩沖區(qū)。執(zhí)行端口（不包括內(nèi)存）數(shù)量翻倍，從 5 個(gè)增加到10 個(gè)，并配備了更深的 DTLB 和三級(jí)數(shù)據(jù)緩存。Lion Cove 計(jì)算芯片在臺(tái)積電的N3B節(jié)點(diǎn)上制造。

Panther & Nova Lake：2025-26

Cougar Cove（2025 年下半年）：Cougar Cove 將在移動(dòng)平臺(tái)上接替 Lion Cove，為 Panther Lake 處理器的 P 核心提供動(dòng)力。與 Redwood Cove（Meteor Lake）一樣，它將進(jìn)行小規(guī)模的架構(gòu)升級(jí)，重點(diǎn)在于節(jié)點(diǎn)縮減帶來的效率提升：

• Panther Lake 的 CPU 模塊將采用英特爾的18A或臺(tái)積電的N2P工藝制造。可以把它想象成一個(gè)“ Tic ”。

• 它將專用于筆記本電腦，計(jì)劃于 2025 年底推出。

Coyote Cove（2026 年下半年）： Coyote Cove 將為 Nova Lake 平臺(tái)的 P 核心提供支持。與 Lion Cove 類似，它將帶來重大的架構(gòu)變革。它擁有更強(qiáng)大的分支預(yù)測、更寬的內(nèi)核、更精細(xì)的矢量/整數(shù)計(jì)算以及更快的數(shù)據(jù)緩存。

• 預(yù)計(jì)Lion Cove 和更高核心時(shí)鐘的IPC 提升將達(dá)到10-15% 。

• Nova Lake 將集成雙計(jì)算芯片，最多可達(dá)16 個(gè) P 核：（8P + 16E）+（8P + 16E）。

• 它將利用臺(tái)積電的N2P工藝節(jié)點(diǎn)。

• Nova Lake 預(yù)計(jì)將于 2026 年下半年推出。

Razer Lake：2027年

Griffin Cove（2027年下半年）：據(jù)報(bào)道，Griffin Cove將是英特爾最后一款P核心。與Cougar Cove一樣，它的架構(gòu)也會(huì)略有變化，重點(diǎn)在于節(jié)點(diǎn)縮減或“Tik”。

• 它很可能是僅限移動(dòng)設(shè)備的產(chǎn)品線，采用英特爾14A節(jié)點(diǎn)制造。

• 采用 Griffin Cove 的 Razer Lake 處理器計(jì)劃于 2027 年底發(fā)布。

統(tǒng)一核心（2028年）：英特爾預(yù)計(jì)將于 2028 年發(fā)布首款搭載“統(tǒng)一核心”的處理器 Titan Lake。它將是 P 核和 E 核架構(gòu)的巔峰之作，打造一個(gè)獨(dú)特的全方位設(shè)計(jì)：

• 鑒于英特爾在混合核心營銷方面做出的大量投資，我們可以預(yù)期 P 和 E 核心部門將繼續(xù)發(fā)展。

• 然而，從架構(gòu)上來說，它會(huì)切換到通用 ISA，依靠更小的緩存和更低的時(shí)鐘來區(qū)分 E 核。

• AMD 的經(jīng)典核心和密集核心劃分遵循相同的原則。兩者都使用相同的 ISA，從而實(shí)現(xiàn)統(tǒng)一的 AVX512 和 SMT 支持。

英特爾統(tǒng)一核心架構(gòu)詳情

英特爾的統(tǒng)一核心架構(gòu)預(yù)計(jì)將融合 P 核和 E 核的元素。不過，它將基于擴(kuò)展的 E 核架構(gòu)，特別是為Nova Lake 的 E 核提供動(dòng)力的Arctic Wolf設(shè)計(jì)。這將極大地改善統(tǒng)一核心設(shè)計(jì)的PPA（性能/面積比）和效率。

Skymont 核心的前端比傳統(tǒng)的“Atom” E 核心要寬得多：采用集群設(shè)計(jì) (3x3) 的9 路寬解碼，但沒有運(yùn)算緩存。我估計(jì)我們將在統(tǒng)一核心中看到帶有運(yùn)算緩存的雙集群 8 路解碼。

統(tǒng)一核心：后端

后端可能會(huì)包含更多矢量寄存器、FMA 和 FPDIV 單元，以支持更寬的 FP 集（例如 AVX512）。針對(duì)延遲進(jìn)行優(yōu)化的多層級(jí)數(shù)據(jù)緩存將是理想的選擇，類似于 Lion Cove。針對(duì)游戲工作負(fù)載的更大L3 緩存也很有可能。

AMD Zen 5

總的來說，我期望設(shè)計(jì)類似于 AMD 的 Zen 5 核心，具有集群前端、獨(dú)立的整數(shù)和浮點(diǎn)執(zhí)行、大型矢量寄存器和強(qiáng)大的內(nèi)存子系統(tǒng)。

SMT、AVX512 和節(jié)點(diǎn)

SMT 和 AVX512 支持幾乎肯定會(huì)回歸。相比 Griffin Cove，IPC 提升10-15%將是理想狀態(tài)。有傳言稱，Titan Lake CPU 芯片將采用英特爾14A節(jié)點(diǎn)制造，但也可能外包給臺(tái)積電的 1nm/1.5nm 節(jié)點(diǎn)。

https://hardwaretimes.com/intel-cpu-core-architecture-roadmap-2026-2028-blending-the-p-e-cores-into-a-unified-core/

*免責(zé)聲明：本文由作者原創(chuàng)。文章內(nèi)容系作者個(gè)人觀點(diǎn)，半導(dǎo)體行業(yè)觀察轉(zhuǎn)載僅為了傳達(dá)一種不同的觀點(diǎn)，不代表半導(dǎo)體行業(yè)觀察對(duì)該觀點(diǎn)贊同或支持，如果有任何異議，歡迎聯(lián)系半導(dǎo)體行業(yè)觀察。

今天是《半導(dǎo)體行業(yè)觀察》為您分享的第4099期內(nèi)容，歡迎關(guān)注。

加星標(biāo)??第一時(shí)間看推送，小號(hào)防走丟

求推薦