本文 摘自工業機械出版社《半導體微縮圖形化與下一代光刻技木精講》一書。

給芯榜粉絲發福利了，這里會免費贈送5本《半導體微縮圖形化與下一代光刻技木精講》，書籍內干貨多多。想要免費獲得本書的粉絲，在本公眾號下方留言，根據留言點贊數的高低選出前5名，本周日（6月22日）晚上 20:00統計出獲獎讀者。

隨著半導體的發展，我們的生活在過去幾十年中發生了巨大變化。50年前，研究人員家中的電器只有收音機和電視機，通信設備也只有電話。即使在辦公室，打字機和計算機也并不普遍，只有一些大型企業能夠使用大型計算機。而如今，個人計算機幾乎已經成為普通家庭的必備之物，性能遠超當年的大型計算機，不僅具備計算能力，還能進行通信，另外，只有手掌大小的智能手機也早已在社會生活中普及開來。這一切背后的支撐技術之一就是半導體。

微縮化的指導原則及其效果

1965年4月，英特爾的創始人之一戈登·摩爾（Gordon Moore）在仙童（Fairchild）公司的研發部門工作期間，在 Electronics 雜志上發表了一篇指導半導體技術發展方向的論文。這篇文章提出了著名的摩爾定律1)。 圖 1 展示的就是摩爾定律的內容（箭頭是筆者添加的）。這幅圖顯示： 隨著時間的推移，半導體微加工技術的發展將使芯片上的半導體元件數量增加，晶體管的平均成本將會降低。文章預測，成本的降低必將使計算機進入普通家庭。

圖1.摩爾定律1

圖2展示了半導體中最小加工尺寸及微處理器工作頻率的發展歷程。如圖2所示，盡管元件尺寸不斷縮小，但由于器件發熱帶來的限制，時鐘頻率已經出現了飽和趨勢。

圖2.最小加工尺寸的微縮化與微處理器工作頻率的提高

但從系統的角度來看，研究人員對處理器速度的要求仍然不斷提高，于是采用了多核并行工作的技術來加快計算速度。因此，芯片上的晶體管數量至今仍在持續增加。另一方面，微縮化帶來的最大好處是降低成本。 圖3顯示了隨著微縮化的推進，每個晶體管的成本以及每塊芯片上晶體管的數量變化 2) 。從圖中我們看出，每個晶體管的成本相比于最初已經驟減了1億倍，如前所述，這正是高性能計算機普及到普通家庭的推動力。晶體管的尺寸從10μm級別縮小了1000倍，來到了10nm級別，而面積縮小了1百萬倍。當然，除了微縮化（即光刻技術）以外，其他工藝技術、器件技術，以及晶圓尺寸的增大、芯片尺寸的增大等，也為降低成本做出了貢獻，但總的來說有一點是非常清楚的：面積的縮小 帶來的貢獻是最大的。這樣看來，摩爾定律所具有的經濟意義，遠超其技術意義。但早年間，光刻技術主要采用接觸式曝光技術，微縮化并沒有明確的指導原則，而是由材料技術發展所帶來的工藝進步來支撐。

圖3. 集成電路芯片上晶體管數量增加，微處理器（MPU）中每個晶體管的成本下降

相比之下，IBM 的羅伯特·丹納德（Robert Dennard）在1974年提出的縮放定律（ScalingLaw）為金屬氧化物半導體場效應晶體管（MOSFET）的微縮化提供了明確的技術指導原則，如圖4所示。這個時代，光刻技術也發生了重大變化，從接觸式曝光發展到投影式曝光，尤其是縮微投影曝光技術的開發，為器件的微縮化提供了明確的指導原則。

圖4.Dennard縮放定律3）

根據瑞利判據（Rayleigh Criterion），分辨率取決于曝光波長和投影光學系統的數值孔徑（NA)。

這里，R代表分辨率，λ代表曝光波長，N A 是投影光學系統的數值孔徑，K 1 是由光刻膠材料和曝光方式決定的工藝因子。根據這個公式，我們可以看出，要提高分辨率R，就需要增大數值孔徑N A ，縮短曝光波長λ，縮小工藝因子K 1 。

因此，縮放法則和瑞利準則提供了提高分辨率的明確指導，從而使微縮化真正成為可 能。這種微縮化使摩爾定律得以實現，也為半導體的高度集成化、高性能化、低成本化和低功耗化提供了原動力。

各種工藝技術和器件技術支持著高度的集成化，但光刻技術的發展是其中最核心的要素。這里的光刻技術是一個綜合的概念，包含了光刻機技術、光源技術、光刻膠技術、掩膜技術、掩膜版制作技術，以及加工后的圖形評估技術等一系列基礎技術。此外，將光刻膠圖形轉移到基板上的干法刻蝕技術也為微縮化做出了重要貢獻。時至今日，多重圖形化技術已經成為微縮加工的核心。

光刻技術的發展及其困難

在過去50年中，光刻技術多次遇到分辨率的瓶頸，解決辦法都是通過提高數值孔徑（NA）縮短波長等手段，來提升分辨率。然而近年來，數值孔徑和縮短波長這兩種手段也已經用到了極限，雖然研究人員嘗試了各種方法來提升分辨率，但在過去幾年并沒有明顯的進展。

半導體器件微縮化的需求還在提高。為了解決困難，研究人員引入了多重圖形化技術，以應對器件的微縮化需求。多重圖形化的方法大致可以分為分割法（PitchSplit）和間隔法（Sidewall Spacer）兩種。

分割法，我們以雙重圖形化為例來講解。首先將圖形中的條紋根據相鄰關系分成兩組，然后按照圖5（a）所示的方式將其分割成兩個層次的圖形。如果無法分割，就需要調整部分圖形的形狀以實現分割。工藝流程如圖5（b）所示。首先在硅基片上形成加工層和犧牲層， 并涂覆光刻膠。然后進行第一層圖形的曝光和顯影，并對其進行減薄處理（即縮小條紋尺寸）， 再將得到的圖形刻蝕到犧牲層上。接著，再次涂覆光刻膠并進行第二層圖形的曝光和顯影。在這個過程中，需要非常精準地把第二層圖形套刻在第一層圖形上，這對于實現高精度的微縮化來說非常重要。再對第二層圖形進行減薄處理。最后，把第二層圖形和之前加工完成的第一層犧牲層圖形一起刻蝕到加工層上，整個工藝就完成了。這項技術的特點在于它仍然適用于傳統的二維圖形，但套刻精度和減薄精度對條紋尺寸（條紋間隔）有很大的影響，這是一個困難所在。這里展示的工藝是雙重圖形化技術的一個簡單示例，實際生產中有許多不同的樣式。另外，重復這種思路，研究人員還可以實現更精細的工藝，例如四重圖形化、八重圖形化等。

圖5.分割法雙重圖形化工藝

接下來對于間隔法， 我們也用雙重圖形化為例來解釋。該方法適用于簡單的條紋 / 溝槽（ Line and Space ）圖形。首先，用傳統工藝加工出一定尺寸和間隔的光刻膠圖形，如圖 6 所示。然后對該圖形進行減薄，使得條紋間隔與條紋寬度之比為 3 ∶ 1 。然后涂覆一層加工膜，使其在條紋的兩側都形成側壁。這里需要調整側壁的膜厚，使其與條紋寬度相同。然后進行全面刻蝕， 直接露出光刻膠層，基片上只保留光刻膠條紋以及側壁。除去光刻膠， 基片上只保留側壁，其尺寸和間距都等于前面減薄后的條紋寬度。 最后再次通過涂膠、 曝光和刻蝕在硅片上刻出圖形，然后除去側壁， 并獲得所需的圖形。這種技術的特點是不需要在微小的區域進行套刻曝光，因此不需要提高套刻精度。通過重復上述思路，可以推廣到四重圖形化、八重圖形化等。

圖6.間隔法雙重圖形化工藝

這兩個例子都證明，多重圖形化技術可以實現傳統工藝難以達到的分辨率。但問題是工藝變得非常復雜，制造成本非常高。此外，在分割法中，光刻機的套刻精度限制著整體圖形的精度，因此提高光刻機的套刻精度也就變得非常重要。

下一代光刻技術及未來發展

各種尚在探索和研發中的下一代光刻技術（NGL：Next Generation Lithography），也叫后光刻技術，包括： EUV 光刻技術，以無掩膜光刻技術（ML2：Maskless Lithograpny）為代表的電子束刻蝕技術， 納米壓印光刻技術（NIL： Nano Imprint Lithography），以及定向自組裝（DSA：Directed Self-Assembly）技術等。電子束刻蝕技術不僅適用于晶圓加工，還廣泛應用于掩膜版繪制，并形成了一個技術體系。電子束刻蝕技術的挑戰在于其繪制速度較慢，因此量產應用尚未實現。在掩膜版的繪制方面也面臨著同樣的挑戰，近年來出現了許多復雜的掩膜，甚至一整天都無法繪制完成一張掩膜版。為了解決這個問題， 研究人員正在努力研發各種多電子束刻蝕技術。通過多電子束刻蝕技術，即使是以前需要很長時間繪制的復雜的掩膜版圖形，例如以前必須使用反演光刻技術（ILT：Inverse Lithography Technology）才能得到的掩膜，現在也可以在短時間內繪制完成，因此這項技術可能會促進新的光刻技術的改革。

此外，作為半導體微加工技術的發展，以MEMS為首的各種加工技術正在發展。本書將介紹這些應用技術，以展示光刻技術的最新發展情況。

以上內容節選自《半導體微縮圖形化與下一代光刻技術精講》

作者：[日]岡崎信次

▊《半導體微縮圖形化與下一代光刻技術精講》

[日]岡崎信次 主編 朱光耀 母春航 譯

• “從光刻機到下一代光刻技術”的全景呈現，解碼每一步關鍵技術革新，推動產業發展的來龍去脈。

• 29位日本光刻技術專家合力之作。

• 8位國內行業專家聯袂推薦助，力我國半導體產業突破困境。

• 從光刻機到下一代光刻技術，從光刻膠材料到多重圖形化技術，全面剖析每一步技術革新如何推動半導體產業邁向納米級精細加工的新高度。

來源：IT有的聊